錬金術並みに難しい「FPGA」を、AIで民主化させるLatticeの野望(3/9)

【図3】要件200MHzというのはつまりサイクルタイム5nsで、そこに5nsのタイミング違反というのはサイクルタイム10nsになる。実際元の設計では98MHzでしか動作しなかったらしい