 |
|
「これまではこちらのミスばかり続いていた。しかし、今回は逆に向こうがミスをした。これは最大のチャンス。たまにはこんないいこともないと」
これは、Athlon発表時に日本AMDのある幹部のもらした言葉。何のことを言っているかというと、Intelの0.18ミクロン版Pentium IIIプロセッサ（コードネーム、Coppermine：カッパーマイン）の遅れだ。
Intelが当初の予定通り9月にCoppermineを出す計画のままだったら、Athlonの衝撃は弱かった。Athlon 650MHzに対しても、Coppermine 667MHzを前倒しで発表するという対抗手段があった。しかし、現在600MHz以上のCoppermineの出荷は11月予定だと見られる。つまり、本格的な0.18ミクロンプロセスの立ち上がりは、年内ぎりぎりくらいにずれこんでしまったわけだ。
AMDもFab 25での0.18ミクロンを第4四半期中に立ち上げると主張しているので、公式なスケジュールの上ではIntelとAMDのデスクトップPC用プロセッサの0.18ミクロンへの移行時期がほぼ同じになってしまった。もしこの通りにいけば、Intelが年内にCoppermine 667MHzを投入できても、AMDがAthlon 700MHzを年内に発表できれば、AMDはx86最速の冠を維持できる。
さらに、Coppermine/Cascades（カスケイズ、0.18ミクロン版Pentium III Xeonのコードネーム）コアは、最高クロック製品が今のところ800MHz程度の予定なのに、AMDはFab 30の0.18ミクロンプロセスで銅配線を採用することで、来年中に1GHzを達成するとしている。Intelがこれを迎え撃つには、1GHzを達成できる次世代IA-32プロセッサ「Willamette（ウイラメット）」が出る来年の終わりまで待たないとならない。つまり、AMDはうまくゆけば1年以上の間、x86最速のプロセッサの地位を守る可能性があるのだ。
ただし、これは、AMDの2つのFabそれぞれの0.18ミクロンプロセスが無事に立ち上がればの話で、さらにAMDの財政がそのために必要な投資を維持し続けることができればという条件もつく。だからハードルは決して低くない。
しかし、今回はIntelの側も、Coppermineのサンプルの話がいまだに聞こえてこないという状況にあり、それなりに厳しい。業界関係者からは、Coppermineがさらに遅れるという噂が絶えないという状態だ。だから、AMDがチャンスだと言っているわけだ。逆にいえば、AMDがこの千載一遇のチャンスを活かすことができなければ、ここからの先行きはかなり曇ってくると思っていいだろう。
●Athlon Mobileはなぜ出せない
さて、AMDの予定しているAthlonのファミリ展開ではひとつ欠けているものがある。それは“Athlon Mobile”だ。Athlonのモバイルへの展開は、今のところ不鮮明だ。例えば、AMDは先月開催されたカンファレンス「Platform 99」で同社のモバイル戦略を発表したが、Athlonのモバイル版の説明はなかった。Athlonの発表会でも「現在、われわれのノート戦略はK6ファミリにフォーカスしている」、「将来はAthlonでも可能だとは思うが、近いうちではない」と説明する。
しかし、Athlon Mobileがないのも不思議はない。それは、Athlonが“とても熱い”からだ。今の0.25ミクロン版AthlonのTypical Thermal Powerは650MHz版が48W、500MHz版が38W。Pentium III（Katmai）よりもかなり消費電力が高く熱い。これだけ大きく集積度の高いチップならそれも当然だが、これでは、0.18ミクロンに移行してクロックと電圧を落としても、ノートに載せるのは難しい。それに、モバイルでは2次キャッシュSRAMの統合が強く望まれている。
おそらく、Athlon Mobileは、プロセス技術がイニシャルの0.18ミクロンより微細化して、さらに、2次キャッシュSRAMを統合（オンダイ）したあたりでないと、実現は難しいのではないだろうか。そう考えると、モバイルへの展開はかなり先になりそうだ。
●2次キャッシュの統合は512KBを搭載できるようになってから?
ここで出てきたもうひとつのAthlonに関する疑問は、いつ、2次キャッシュをMPUに統合（オンダイ）化するかだ。直接競合するIntelの0.18ミクロン版Pentium III（Coppermine）が、256KBの2次キャッシュを統合してくるのだから、この疑問は当然だ。しかし、AMDは、その可能性は当面は低いと説明する。それは、SRAMセルのパフォーマンスなどの技術要因だけでなく、Athlonのキャッシュの構成にも理由がありそうだ。
128KBの1次キャッシュ（命令64KB、データ64KB）を搭載するAthlonでは、2次キャッシュはオンダイでも512KB程度載せないと意味がない。しかし、0.18ミクロンであっても、512KBを経済的なダイサイズに載せるのはちょっと難しい。それなら、1次キャッシュを64KBに減らして、2次キャッシュを256KBに減らせばいい（K6-IIIと同じ構成）のではと考えるわけだが、これも簡単ではないかもしれない。Athlonの設計が、128KBの1次キャッシュを前提にしていて、64KBに減らすと性能が落ちるかもしれないからだ。
そもそも、Athlonはキャッシュまわりの設計がちょっと変わっている。例えば、Athlonの1次データキャッシュはデュアルポート（リードまたはライトを同時に2つ実行可能）で、単純計算でのメモリ帯域は10GB/sec以上（650MHz時）にも達する。一方、1次データキャッシュのロードレイテンシは3サイクルでパイプライン化されていると、半導体関係のカンファレンス「ISSCC 99」でAMDは説明している。これを見ると、Athlonの1次データキャッシュは大容量で高帯域だがレイテンシが長い設計に見える。
昨年のMicroprocessor Forumのセミナーで、マイケル・スレイター氏（MPUアナリスト、業界紙Microprocessor Reportのエディトリアルディレクタ）は、1次キャッシュを大容量化すると、高クロックMPUではレイテンシが1サイクルより長くなってしまうと指摘している。また、Intelが1次キャッシュの量をなかなか増やさないのは、不用意に増やすと高クロック化の足を引っ張ってしまうと考えているからだという説もある。ちなみに、高クロック大容量キャッシュが予想されるIA-64では、1次データキャッシュからのロードレイテンシは2サイクルと見込まれている。
このあたりの情報をベースに判断すると、AMDはAthlonで、小容量でレイテンシの短い1次キャッシュというアプローチではなく、レイテンシは長いけれども大容量で帯域の広い1次キャッシュを取るというデザイン上の判断を下したのかもしれない。エンジニアではないので、技術的にはっきりしたことはわからないが、これまで以上に1次キャッシュまわりの設計が、MPUのアーキテクチャに深く関わっているとだけは言えそうだ。となると、容量も、それほど気軽に変更できないのでは、と思われるわけだ。もしかすると、Athlonの2次キャッシュ統合は、0.15ミクロンに移行したり光学的にシュリンクして、512KBをオンダイで載せられるようになるまで待たなければならないかもしれない。
もっとも、Athlonは2次キャッシュを外付けにして性能が上がるようにも設計はされている。512KBまでの2次キャッシュをサポートできるTagRAMを内蔵しているため、ヒット／ミスのディテクションが高速にできる。ちなみに、512KB以上の2次キャッシュを搭載した場合は外付けTagRAMが必要で、内蔵TagRAMはヒット／ミスのアーリーディテクションのために使われるという。
●物量作戦の浮動小数点ユニット
Athlonについて、もうひとつ面白いのは、その設計がブロックごとに整然と分かれていることだ。特に目立つのは浮動小数点演算/MMX/3DNow!ユニットで、これは長方形ブロックできれいに分かれている。じつは、Athlonの場合、このFPUユニットはアーキテクチャ的にも分かれている。浮動小数点ユニットと整数演算ユニットは、それぞれ個別のスケジューラを持つ。AMD自体も、Athlonの浮動小数点ユニットは、コプロセッサとして独立してデザインされているとISSCC 99で説明している。つまり、独立したコプロセッサがオンダイで統合されているというイメージだ。
ちなみに、この浮動小数点ユニットは240万トランジスタで10.5×2.6mmのダイ面積を占める。Pentium 1個分のロジックが、まるまる浮動小数点演算用に入っていると思えばいいだろう。その中身も、3本パイプラインで、物理レジスタは90ビット幅のものが88本、スケジューラのハンドルできる命令数は36エントリ。物量作戦のようなシロモノだ。ここまでやれば、確かに浮動小数点性能は上がって当然かもしれない。
（'99年8月19日）
[Reported by 後藤 弘茂]
