●Timnaが来年中盤に登場
Intelは、ひたすらCeleronプロセッサのクロックを引き上げ続けている。どうやら、この夏には500MHzが、そして年内か遅くとも来年頭には533MHzが登場するようだ。場合によっては、来年前半に566MHzまで登場するかもしれない。そして、来年中盤からは0.18版のCeleron（Coppermine-128K）が登場、さらに、それと同じ頃にはグラフィックス統合型MPU「Timna」も登場すると言われている。
「Timna」というコードネームは、5月前半から急にウワサにのぼるようになった。といっても、伝わってくるのは概要だけで、いまだに、詳細はほとんどわかっていない。また、Intelは公式には一切認めていない。そうした現状で、とりあえず、今、わかっていることだけを整理しておくと次のようになる。
○Pentium IIIコアに3Dグラフィックスコアを統合したMPU
○Direct RDRAMコントローラを統合
○128KB 2次キャッシュを統合
○0.18ミクロンプロセスで製造
○来年中盤に登場
○新しいPGA370Sソケット対応のFC-PGAパッケージで提供
つまり、簡単に言ってしまえばCeleronにIntel 810のGMCHを統合したようなMPUということだ。National Semiconductor/Cyrixの統合MPU「MediaGX」ファミリと、構成としては同じになる。そして、業界が驚いたのは、統合MPU路線には慎重だったはずのIntelが、こうした製品を計画し始めたからだ。
もっとも、技術的な面では、Timnaは何ら不思議な製品ではない。Intelは、0.35ミクロンの設計ルールでMPUやチップセット、グラフィックスチップを製造していた。それを、0.25ミクロンプロセスでは「MPU＋2次キャッシュ＝Celeron（Mendocino）」や「チップセット（DRAMコントローラ）＋3Dグラフィックスコア=Intel 810」のように統合してきた。計算上では、1世代プロセスが進むと同じ数のトランジスタを半分から6割程度の面積に載せることができるようになるから、これは当然の展開だ。それなら、次の0.18ミクロンでは原理的には、MPU＋2次キャッシュ＋3Dグラフィックスコア＋DRAMコントローラで、ワンチップにできることになる。つまり、Timnaができるわけだ。
●Timnaの性能はCeleronより上？
Timnaの利点は2つある。（1）統合化でマザーボードサイズをさらに小さくできること、（2）統合化で、システム全体のコストをさらに下げられるようにすること。Intelは、Timnaを0.18ミクロン版Celeronよりさらにワンランク下の市場向けに提供すると思われる。おそらく、サブ500ドルの超低価格パソコンや無料パソコンの市場もカバーできるようになるのではないだろうか。
Timnaの動作クロックは、今のところわかっていない。しかし、Timna登場時点で0.25ミクロン版Celeron（Mendocino）のローエンドのクロックが500MHzと予定されているので、500MHzを切るクロックは計画していないに違いない。
クロックが500MHzだとしたら、パフォーマンスはどうなるのか。おそらく、MPUとメモリの性能に関しては、同クロックのCeleronより上がるのではないだろうか。それは、メモリコントローラとMPUの一体化で、原理的にメインメモリアクセス性能が向上するからだ。現在のアーキテクチャでは、MPUはいったん外部クロックに同期してメモリコントローラチップにアクセス、次にメモリコントローラがDRAMにアクセスするという複雑な手続きで、メモリアクセスを行なっている。しかし、MPU内部にDRAMコントローラを組み込むTimnaでは、外部クロックへの同期や余計なゲートディレイがないため、メモリアクセス性能は向上すると思われる。
●ハードルも高いTimna
ただし、Timnaには難点もある。それは、3DグラフィックスとDirect RDRAMだ。
まず、原則としてグラフィックスコアの統合では、複雑な3DハードウェアのためにMPUのクロックを上げにくくなるという問題がある。また、グラフィックスコアの設計サイクルはMPUよりも短いため、統合MPUは時代遅れのグラフィックスコアを搭載することになりかねない。
前者の問題に関しては、CPUコアとグラフィックスコアを異なるクロックで駆動できるようにしてある程度回避できるようにするだろう。それでも、Timnaは単体のCoppermine-128Kほどは、クロックは上げられないと思われる。
後者に関しては、今のところTimnaに統合されるグラフィックスコアは、現在のIntel 740/752コアなのか次の「Indian Beach」コアなのかわからない。しかし、Indian Beachが来年中盤の予定だと言われることから、これを統合してくると想像される。問題は、その性能が、バリューPC市場で求められるグラフィックス性能と一致するかどうかだ。統合MPUでは、グラフィックスコアにあまり膨大なトランジスタは割けない上に、メモリ帯域が狭いという問題もあり性能はネックになる可能性は高い。
メモリ帯域が狭くなるのは、メインメモリをグラフィックスとシステムで共有するからだが、Intelはこの問題を解決するために、TimnaではDirect RDRAMを採用するようだ。Direct RDRAMは1.5GB/secと広いメモリ帯域を持つので、こうした用途には適しているようだが、問題もある。それは、Timnaが登場する時点で、Direct RDRAMのコストがバリューPCに搭載できるレベルにまで下がってきていないと使えないという問題だ。最悪の場合、Direct RDRAMがTimnaの足を引っ張り、製品戦略を瓦解させる可能性もある。
●戦略を根底から変えたIntel
こうした弱点が予想できるTimnaだが、半導体として見た場合は、当たり前で歓迎すべきソリューションだ。半導体製品は、複数チップに分かれている機能をワンチップに集積し、構成チップ数を減らしていくことで低コスト化と高性能化を図るのがセオリーだ。事実、家電ではこうして最終製品の価格が下がってきたのに、PCだけはこの流れから外れていた。
しかし、IntelがTimnaで統合化へ向かい始めたということは、PCもそうした流れに乗ることを意味する。統合化でPCのコストが下がり、家電化が進む可能性がある。また、Timnaの存在は、IntelのバリューPC戦略が、たんに互換MPUメーカー対策の一過性のものではなく、大きな戦略転換である可能性も示している。この方向へIntelがさらに進むなら、行き着くところは、PCのマザーボード上にのロジック系チップをワンチップに統合するPCオンナチップになるかもしれない。
●Celeronは66MHz FSBのまま533MHzに突入
昨秋、IntelはCeleronのロードマップについて、'99年前半に366MHz、'99年後半に400MHzを出荷するとOEMメーカーに伝えていた。ところが、現実には今年前半に466MHzまで登場、後半には533MHzまでが発表されそうな勢いだ。予定を3ステップくらい繰り上げる猛烈な勢いで、高クロック化を進めていることになる。
Intelは、遅くとも8月頭までにはCeleron 500MHzを投入するつもりだと言われている。このCeleronは、従来通り0.25ミクロンのMendocinoコアで、ストリーミングSIMD拡張命令（SSE）は搭載されない。さらに、フロントサイドバス（FSB）も、66MHzのまま据え置かれるようだ。つまり、500MHzでは7.5倍速、533MHzでは8倍速という異常に高い倍率になるわけだ。
Intelは、Pentium IIでは350MHz以上の製品を100MHz FSBにした。この時の説明では、350MHz以上にMPUのクロックを上げると、66MHz FSBのままでは性能がリニアに上がらなくなるということだった。ところが、Celeronでは533MHzでも66MHz FSBのまま。これでは、性能はリニアに上がらないとわかっているはずなのに、Intelはどうして66MHz FSBに止めているのだろう。
●CeleronとPentium IIIの差別化にこだわるIntel
それは、IntelがCeleron系列とPentium III系列の差別化を維持したいためだ。Intelは、Pentium II/IIIがCeleronに食われないように、両系列の間に注意深くバリアを設けてきた。フロントサイドバス（FSB）のクロックや2次キャッシュ容量、命令セットの拡張などで、妥協できない顧客は、Pentium II/IIIを買わざるをえない設定になっている。Intelとしては、Pentium II/IIIの高利益を守るには、この差別化を維持しなければならない。そのために、66MHz FSBにこだわっているというわけだ。
もっとも、昨年秋の段階では、IntelはCeleronの100MHz FSB化を今年中に行なうと見られていた。それは、Pentium IIIが133MHz FSBへ急激にシフトする予定だったからだ。しかし、Pentium IIIは100MHz FSBのラインも残ることになってしまった。そのため、Celeronを100MHz FSBにしにくくなってしまったわけだ。
また、一方で、Intelは、このクラスでは、ほとんどのユーザーがFSBを気にしていないことに気がついたようだ。66MHz FSBで高クロックのCeleronを次々に出したが、あまりFSBの問題で叩かれなかったからだ。それなら、66MHz FSBに据え置こうということになったのだと思われる。
昨年の段階では、現在のMendocinoコアで、100MHz FSB版が計画されていたようだ。ところが、現在の予定では、Mendocinoはどこまでクロックを上げても66MHz FSBで、100MHz FSBになるのは次の0.18版Celeron（Coppermine-128K）からになったと言われている。しかも、Coppermine-128Kは、来年頭までに投入のはずだったのがこれも後ろへずれ込んだようだ。しかし、これも当然と言えば当然だ。というのは、Coppermine-128Kは、ますます差別化を難しくする製品だからだ。
0.18ミクロン版Pentium IIIであるCoppermineは、256KBの2次キャッシュをオンダイに搭載すると言われている。0.18ミクロン版CeleronのCoppermine-128Kは、その2次キャッシュのうちの半分を殺したものだと推測されている。つまり、ダイ（半導体本体）自体は同じである可能性が高いわけだ。とすると、0.18世代でのPentium IIIとCeleronの差別化は、全く異なるダイを使っている現在よりも難しくなる。SSEも搭載しているし100MHz FSBで出てくるとなると、違いは2次キャッシュの量程度になってしまう。そこで、Pentium IIIの133MHz FSBへの移行が終わる来年中盤まで、Coppermine-128Kの導入を見送ったのかもしれない。
（'99年6月22日）
[Reported by 後藤 弘茂]
