●ムーアの法則を維持するために2年サイクルへと加速

　'99年は0.18ミクロンシフトと0.25ミクロンシフトが、重要なテーマとなる。CPUが現在の0.25ミクロンの設計ルールのプロセス技術から0.18ミクロンへ、チップセットやグラフィックスチップは0.35ミクロンから0.25ミクロンへと、それぞれ移行を始めるからだ。つまり、PCのコンポーネントのうち、とくに性能を左右するロジック半導体部分の製造技術が、一斉に一段進歩することになる。これにより、CPUのクロックは550MHz以上へ向かい、グラフィックスチップの性能も大幅にブーストされるはずだ。

　PCの性能は、これまでもこのように半導体のプロセス技術の進歩に従って向上してきた。その背景には『ムーアの法則』がある。Intelのゴードン・ムーア名誉会長が唱え始めたこの有名な法則では、半導体の集積度は18カ月で2倍に、3年で4倍になるとされている。最近まで、半導体業界はこの法則通り、3年ごとに同じチップ面積に集積できるトランジスタ数を4倍にしてきた。たとえば、DRAMの容量は4Mビット→16Mビット→64Mビットと3年単位の世代ごとに4倍の容量になって来た。

　トランジスタ数を増やせたのは、半導体の製造プロセスを微細化してきたからだ。設計ルールで見てみると、1.2ミクロン（'86年）→0.8ミクロン（'89年）→0.5ミクロン（'92年）→0.35ミクロン（'95年）と、微細化も、3年ごとに行なわれて来た。3年というのは、半導体業界にしみついたサイクルだったのだ。

　ところが、このリズムが最近になって変わった。0.35ミクロン（'95年）の次の0.25ミクロンは'97年に立ち上がり、そしてその次の0.18ミクロンは、今年（'99年）立ち上がろうとしているのだ。つまり、3年サイクルのリズムが2年に変わりつつあるのだ。

　これには理由がある。0.5ミクロンまでの微細化は、1世代ごとに約63％ずつ製造ルールが縮小している。ところが、0.5ミクロン以降は、1世代ごとに約72％ずつの縮小率となった。つまり、1.2→0.8→0.5までは約63％ずつ縮小してきたのに、0.5→0.35→0.25→0.18では約72％ずつへと縮小率が鈍化したのだ。

　こうして見ると、3年サイクルから2年サイクルへの加速は、この縮小率の鈍化をカバーしてムーアの法則を維持しようという動きであることがわかる。そして、サイクルを短縮してまでムーアの法則を維持しようとしているのは、CPUなどロジックデバイスのパフォーマンス競争が激しいからだ。

●激しいパフォーマンス競争が微細化を要求

　CPUなどロジックデバイスの場合、微細化すると経済的なサイズのチップの上に載せられるトランジスタ数が増え、ロジックを増やして性能を上げたり機能を増やしたりできるようになる。たとえば、0.35ミクロンのMMX Pentiumが450万トランジスタで140平方mmのダイ（半導体本体）サイズ（面積）なのに対して、0.25ミクロンのPentium IIは750万トランジスタで131平方mmだ。チップセットでは、グラフィックス機能の取り込みが可能になる。たとえば、Intelはローエンド向けチップセット「Intel 810（Whitney:ホイットニー）」で、350万トランジスタのIntel 740相当のグラフィックス機能を取り込むと言われている。

　また、グラフィックスチップのトランジスタ数は、0.35ミクロン世代では多くが300万トランジスタ程度だったのが、0.25ミクロン世代では3Dfx InteractiveのVooDoo3が820万、NVIDIAのRIVA TNT2/Vantaが800万、ATI TechnologiesのRAGE 128が800万と、いずれもPentium IIクラスになる。グラフィックスチップは、いよいよPCの中でCPUと同程度の高集積のデバイスになるわけだ。これは、3Dグラフィックス機能のインプリメンテーションがトランジスタ食いだという事情がある。

　それから、製造プロセス技術が微細になると、動作クロックも上げることができる。0.35ミクロン版Pentium IIのクロックの上限は300MHzだったが、0.25ミクロン版では最終的に500MHz程度（おそらく550MHzまで）に上がる。1世代微細化すると、約1.6倍、クロックの上限が上ると一般的には言われている。さらに、より高クロックが可能になる仕組みにトランジスタを割くことで、微細化による効果以上に動作クロックを向上させることができる。同じ0.18ミクロンでもPentium III（Coppermine）は800MHz近辺が上限なのに対して、その後継の「Foster/Willamette」ではクロックの上限が1GHzにまで達すると見られている。

　クロックの向上はグラフィックスチップでも同様で、0.35世代ではほとんどのチップの実際の内部クロックは100MHz以下だったが、0.25ミクロンではオーバー100MHzを狙う。

●意外とハードルが高い0.25ミクロンへの移行

　というわけで、PCの中のロジックデバイスは、パフォーマンスの向上のために、プロセスの微細化を必要としている。そのため、0.35ミクロン以前はメモリメーカーがプロセス技術の進歩をドライブしていたのが、最近ではロジックがドライバーに変わりつつある。しかし、この2年サイクルでのプロセスの移行には、無理があるという声もある。新プロセスのラインの歩留まりがなかなか向上しないというケースが出てきているのだ。

　これは、とくに、自社で工場（Fab）を持たないファブレスメーカーが多いグラフィックスチップやチップセットのメーカーにとっては重大な問題だ。たとえば、RAGE 128はATIが製造を委託している0.25ミクロンラインの歩留まりが悪いため出荷がずれ込んだ。「本来は、あと1年は0.35ミクロンでやるべきなのに、無理に0.25ミクロン化しようとしている」と指摘する関係者もいる。0.25ミクロンは、すでにIntelが'97年後半からMMX Pentiumを生産しているので、確立した技術のように見えるかも知れないが、どうやら、多くのファウンダリ（受注生産）メーカーにとって、それなりにハードルが高いシロモノだったらしい。それでも、'99年からはなんとか安定しそうだと言われるが、最先端メーカーからは1年半程度遅れることになる。

　そのため、ファブレスメーカーによっては当初と計画が違ってきているところもある。たとえば、'97年の「Meltdown Tokyo」で来日した米NVIDIA社の戦略マーケティングのディレクタ（マイケル・W・ハラ氏）は、当時次のように製品計画を説明していた。

　「RIVA 128は350万トランジスタで、0.35ミクロンで製造して約72平方mmのダイサイズで30ドル以下で提供する。'98年には0.25ミクロンが使えるようになるので、RIVA 128のダイサイズは36平方mmになり、20ドル以下の価格帯で販売できるようになる。さらに、その時点で、当社は700万トランジスタを使う次世代チップを開発、0.25ミクロンで製造する。そして、0.18ミクロンが使えるようになる'99年には、その新チップが20ドル以下の価格帯に降りてくる」

　ところが実際には、次世代のRIVA TNTは98年に0.35ミクロンで出てきた。同社の場合、じつはファウンダリも変わっているのだが、ともかく、'97年7月の時点の計画通りには0.25への移行が進まなかったのはたしかだ。また、やっかいなことに、現在0.35ミクロンで製造しているデバイスを、0.25ミクロンのラインへと移行するのも、現状ではなかなか手間がかかる。0.35ミクロンと0.25ミクロンでは、どのファウンダリもレイヤー数、各レイヤーの配線ピッチなどが異なるほか、微細化で干渉が増えたりするため、かなりエンジニアリングしないと移行できないという。

　これは、エンジニアリングリソースが限られているファブレスチップベンダーにとっては大変な負担だ。このため、たとえば、NVIDIAは今0.35ミクロンのTNTを0.25ミクロンにそのままシュリンクするのではなく、新機能を加えた新設計のTNT2にして0.25ミクロンで出す。どうせ物理設計をし直すなら、機能を拡張した方がいいというわけだろう。その一方では、NVIDIAはTNTを0.35ミクロンから0.3ミクロンにシュリンクする。これは、0.3ミクロンへの移行の場合は、ほとんど設計データに手を加えなくて済むからだろう。

　こうしてファブレスが苦しんでいる一方、最先端半導体メーカーはさらに微細化を進める。たとえばIntelは、0.18ミクロン（'99年）の2年後に0.13ミクロン（2001年）を立ち上げる計画でいる。米国の半導体業界のロードマップでは、2001年には0.18ミクロンから83％だけの縮小率の0.15ミクロンルールを導入、0.13ミクロンは2003年に持ち越す形になっているので、2年の前倒しだ。もちろん、こうしたスケジュールを実現するために、Intelなどは膨大なプロセス技術開発への投資もしている。ここから先の半導体微細化レースは、ますます体力勝負となりそうだ。

□バックナンバー

（'99年1月22日）

[Reported by 後藤 弘茂]