●ISSCCでゲルシンガー氏がプレゼンテーション

　これからは消費電力(熱)との戦いになる。Intelは、そう宣言した。

　2月5日から米サンフランシスコで開催されている半導体学会「2001 ISSCC (IEEE国際固体回路会議)」のキーノートスピーチに立った、Intelのパット・ゲルシンガー副社長兼CTO(Intel Architecture Group)は、今後のIntel CPUの大きな方向性を示した。そのなかで、今後は消費電力が最大のチャレンジになると指摘し、性能当たりの消費電力を下げるアーキテクチャをIntelが推進していくことを明確にした。つまり、今後のIntelプロセッサのアーキテクチャはこれまでとは変わる。消費電力の上昇を構わずパフォーマンスを追求するのではなく、電力を抑えながら性能をアップさせる道を進むのだ。

　実は、ゲルシンガー氏がISSCCで行なったプレゼンテーションは、Intel Microprocessor Research Labs(MRL)のFred Pollackディレクタ兼Intel Fellowが、一昨年のMicro32で行なったプレゼンテーション「New Microarchitecture Challenges in the Coming Generations of CMOS Process Technologies」を下敷きにしたもの。もちろん、そのままではなく、よりつっこんだ要素がプラスされているが、そのアウトラインはすでに先月、このコラム(「Intelの0.13μmプロセスP860/P1260でCPUはどう変わる」や「10GHz CPUを実現するIntelの0.03μmトランジスタ技術」)で紹介済みだ。

　しかし、今回ゲルシンガー氏がISSCCで、Intelの将来プロセッサの方向性の転換をプレゼンテーションした意味は大きい。まず、プロセッサアーキテクトのイベントであるMicroxxとISSCCでは、参加者(ISSCCの方が10倍以上多い)もメディアでの取り上げられ方も違う。また、Intelの奥の院であるリサーチ部門のPollack氏に対して、ゲルシンガー氏は実際の製品開発にダイレクトに直結する立場だ。つまり、これはIntelが現在開発中のプロセッサも、すでに消費電力当たりの性能を向上させる方向にあり、それを公にしはじめたと解釈できる。

●過去30年間はムーアの法則が機能

　まず、ゲルシンガー氏はムーアの法則が、プロセッサでも、これまで30年間守られてきたことを説明した。すなわち、新アーキテクチャCPUの搭載するトランジスタの数は4004から現在までの間に、平均すると1.96年に2倍のペースで伸びてきたという。これは、24カ月間に2倍というムーアの法則のゆるい方のカーブにぴたりと合う。

　一方、CPUのダイサイズ(半導体本体の面積)も大きくなった。こちらは、年に7%、2年で14%ずつのペースで増えたという。その結果、約10年で2倍になったとゲルシンガー氏は指摘する。ダイサイズが増えた理由の1つは、ウェハのサイズが大型化して大きなダイのチップでも1枚のウェハから多数採れるようになったこと。もうひとつは、ウェハ上の欠陥(Defect)レイトが落ちてきていることだ。Pollack氏はこのことを、プロセステクノロジが「黒魔術から製造科学になったから」だと説明していた。

　クロックはどうかというと、これもおよそ2年に2倍のペースで増えたという。'80年代には、いったんクロックが10MHz台で足踏みをするが、CMOS時代になってぐんぐんのびた。

　こうして見ると、過去30年は順調にムーアの法則が機能したことになる。また、CPUの性能に関してはムーアの法則を上回るペースでアップした。これは、ムーアの法則で増えたトランジスタバジェットを、性能を引き上げるのに使ったからだという。

　例えば、過去10年では製造プロセスは1μmから0.18μmへシュリンクし、Intel CPUのクロックは約50倍になった。しかし、この50倍のクロックのうち、プロセステクノロジによる向上分は13倍にすぎないという。残りの4倍は、トランジスタバジェットを使ってマイクロアーキテクチャを改良することで引き上げたという。つまり、13×4＝約50というわけだ。

　そして、CPUの性能はというと、過去10年間で75倍になったという。このうち、13倍がすでに述べた純粋にプロセス技術によるクロック向上分、そして、6倍分がマイクロアーキテクチャとデザイン(システムバスやキャッシュなど)によるものだという。つまり、13×6＝約75というわけだ。つまり、ムーアの2年で2倍の法則なら10年で32倍にしかならないところが、クロックとトランジスタ数の両方が向上したことで、性能ではその2倍の75倍になったというわけだ。

●これまでの法則通りならCPUの消費電力は数千Wに

　では、今後はどうなるのか。Intelの予想では、製造プロセス技術に関する限り、当面10年、0.03μm世代の前まではこのトレンドが続くという。つまり、0.13μm(2001年)、0.10μm(2003年)、0.07μm(2005年)、0.05μm(2007年)まではメドが立ったというわけだ。その結果、CPUに搭載できるトランジスタ数は5年後には2億に、10年後には10億を超えるという。

　では、製造技術は今後10年のロードマップがあるとして、CPUもこれまでと同様なペースで今後10年進化した場合、どうなるのか。つまり、2年でトランジスタ数が2倍になり、ダイサイズが14%づつ増えるとしたら。

　まず、ダイが14%のペースで巨大化し続けるとしたら、Intelの新アーキテクチャCPUは次の0.13μm世代以降は次のようになってしまう。

28mm角(784平方mm)
32mm角(1,024平方mm)
36mm角(1,296平方mm)
41mm角(1,681平方mm)

　それでクロックが2年で2倍になったとしたら消費電力はどうなるかというと、なんと10年以内には消費電力が数千WのCPUができてしまうという。ばかばかしいほどの消費電力だが、セオリー通りならこうなってしまうのだ。もっとも、実際には、すでにIntelはPentium Pro世代からダイサイズの拡大をやめている(最初のPentium Proは最初のPentiumとほぼ同サイズ)なので、こうしたことは起きない。しかし、消費電力がプロセッサの進化の制約になるのは明白だ。というより、Pentium ProやPentium 4ではダイサイズを抑えたことから、すでにその制約は起きている。

●CPUがメルトダウンを起こす?

　だが、プロセッサ全体の消費電力よりももっと障壁になるものがある。それは消費電力(熱)の密度(Power Density)だ。これは、以前にこのコラムで指摘したが、どんどん悪化している。ゲルシンガー氏によると、Pentiumの時にホットプレートの熱密度を超えており、2010年以前に核反応炉と同じ熱密度に、そして、ロケット噴射口の熱密度に達してしまい、2015年ごろには太陽表面(!)と同じ熱密度に達してしまうという。悪いことに、この熱密度は、ダイサイズを抑えたとしても変わらない。そのため、このまま進めば、確実にCPUは、メルトダウンの危険にさらされることになる。「だれも、飛行機に乗るときに核反応炉を持ち込みたいと思わないだろう」(ゲルシンガー氏)、それはそうだ。

　また、システムレベルでハンドルしなければならない熱量も膨大になる。ダイサイズを抑えていても、CPUの消費電力は増大していき、2010年には600Wになってしまうという。そう、600W。ほとんどファンヒーター並の消費電力だ。冬なら暖房いらず、演算装置というより暖房器具に近いシロモノになるだろう。そして、ビデオチップもどんどん消費電力が上がるので、PC全体の消費電力はさらに増大する。そうなったら、電力危機のカリフォルニア州にはもうハイテク企業はいられないだろうし、日本ならPCを立ち上げただけでブレーカが落ちる家庭が出るだろう。

　当然、冷却技術も追いつかなくなる。CPUの冷却のサーマルバジェット(Thermal Budget)は、CPU(またはパッケージ)表面の温度と、筺体内の空気温度との差を消費電力で割った数字となる。例えば、CPUのダイやパッケージ温度の最大許容値が90度で、筺体内の環境温度が最高40度に保たれるとした場合、その差は50度。これを電力で割ると、CPU冷却システムに必要な熱抵抗が割り出される。例えば、200Wの消費電力なら、サーマルバジェットは0.25C/Wになる。つまり、0.25C/Wの熱抵抗の放熱機構が必要となる上に、200W分を熱拡散できるヒートシンク、それだけの放熱が続いても環境温度を40度に保つことができるエアフローが必要となるわけだ。現状では、優秀なヒートシンクでも実際の熱抵抗は0.60C/W程度と言われ、高コストな技術を使っても0.3度C/W程度にまでしか下げられないと言われる。つまり、どこを見ても限界がすぐ近くに見えるというわけだ。

　ゲルシンガー氏によると、これまで30年間、CPUの進化の制約は単純に製造コストと製造技術上のものだけだったという。しかし、これからは「ルールが変わる」(ゲルシンガー氏)。熱を征するものが、CPUのパフォーマンスを上げ続けることができるようになる。次回のコラムでは、ゲルシンガー氏が示した、Intelの考えている解決策を説明したい。

□バックナンバー

（2001年2月6日）

[Reported by 後藤 弘茂]