ロン・スミス副社長兼ジェネラルマネージャ |
「Intel Developer Forum(IDF)」(8月22~24日、米サンノゼ)で、Intelは“もうひとつの1GHz”プロセッサアーキテクチャのデモを行った。「XScaleアーキテクチャ」、これまでStrongARM 2と呼ばれていた、Intelの組み込み向け次世代CPUのデモだ。ロン・スミス副社長兼ジェネラルマネージャ(Wireless Communications and Computing Group)のキーノートスピーチで行われたデモでは、実際にXScaleのシリコンを、0.05Wから1GHzまでスケーラブルに駆動してみせた。下の表が、IDFでのデモで見せたクロックと消費電力だ。
クロック | 駆動電圧 | 消費電力 | 性能 |
---|---|---|---|
1GHz | 1.75V | 1.491W | 1,220MIPS |
800MHz | 1.4V | 0.746W | 1,016MIPS |
600MHz | 1.2V | 0.429W | 762MIPS |
466MHz | 1.0V | 0.243W | 593MIPS |
200MHz | 0.7V | 0.055W | 254MIPS |
1GHz時の消費電力ですら1.5W。これは、1GHz版Pentium IIIの熱設計電力(Thermal Design Power)が33Wなのと比較すれば20分の1だ。しかも、800MHzなら1W以下、200MHzなら0.055Wと、もう電力を消費しているとは言えないような少なさだ。もっとも、実際の製品仕様は、下のようにデモよりはもう少しおとなしいが、800MHzで1W以下なのは変わらない。
クロック | 駆動電圧 | 消費電力 |
---|---|---|
800MHz | 1.65V | 0.9W |
600MHz | 1.3V | 0.45W |
50MHz | 0.75V | 0.01W |
しかも、このXScaleがすごいところは、この高クロックと低消費電力の間で、スケーラブルに電圧とクロックを切り替えることができることだ。つまり、50MHz/0.75Vから800MHz/1.65Vまで、電圧とクロックをCPUコア稼働状態のまま小刻みに変えることができる。これは、「Dynamic Voltage Management」とIntelが呼ぶ機能で、CPUに対する負荷に応じて瞬時に電圧/クロックを切り替えるようにする。つまり、CPUは常に必要最小限の電力しか消費しないことになる。
Dynamic Voltage Managementでは、クロックをまず一気に切り替え、続いて電圧は段階的に切り替える。これは、動作の安定を保つためで、Transmetaのx86互換CPU「Crusoe(クルーソ)」が搭載する電圧/クロック制御技術「LongRun(ロングラン)」と同様だ。しかし、LongRunでは1.1Vが下限であるのに対して、XScaleは0.75Vまで下げている。電圧は消費電力に二乗で利くので0.75Vまで下げられるということは大きな意味がある。Intelによると、0.7Vが物理的な限界というので、0.75Vは本当にぎりぎりまで下げた数値となる。
(C)2000,DOS/V POWER REPORT編集部 |
さらに、XScaleでは、従来のStrongARMになかった新しい省電力モードも追加された。Intelは、一般的なアイドルとスリープのモードのほかに、PLLも停止させる0.1mW(0.0001W)という極小消費電力のスタンバイモードを追加した。XScaleは、この状態から割り込みによって20μ秒で起動できるという。つまり、0.0001Wの状態から、ユーザーがキーやタッチパネルに触ることで瞬時に立ち上がることができるわけだ。
●XScaleの狙う市場は携帯電話
そして、その中でもカギとなるのは、3G(第3世代)携帯電話だという。広帯域の3Gになると、携帯電話がさらにモバイル端末の色彩を強めてゆく。Intelはそこを狙っている。つまり、従来の組み込みCPUを大きく超えたPCクラスの性能と、携帯電話のシビアな要求に耐える低消費電力の両立というXScaleの特徴を活かして市場を切り開くつもりなのだ。Intelがこの市場に本気なら、3G携帯電話のベースバンド部の処理を、XScaleを中心にすべてワンチップ集積した製品も出してくるかもしれない。
冒頭で、携帯電話に1GHzと書いたが、実際には、携帯電話に入るXScale派生チップはそこまでのCPUパワーが必要とされないため、もっと低い周波数になるだろ。信号処理のうちヘビーな部分は専用DSPに任せるだろうからだ。しかし、携帯電話がWeb端末化してゆくと、DSPに回せない処理で、より高いパフォーマンスも必要となるかもしれない。そして、製造プロセスが微細化するに従って、XScaleもさらに高クロック時の消費電力を下げてゆくだろう。ちなみに、最初のXScaleは0.18μmの製造プロセスで作られるが、Intelの製造プロセスでは来年に0.13μm、そして3年後には0.10μmの導入が始まる。そのうち、「おれの携帯電話は1GHzなんだ」と自慢する日が来るのかもしれない。
●基本的にはStrongARMの機能強化版
驚くべき性能/消費電力比を誇るXScaleだが、CPUコアのアーキテクチャ自体には、それほど驚くような拡張は行なわれていない。パイプラインをこれまでの5段から7段(整数演算の場合)へと深くして、より高クロックをしやすくした。また、パイプラインが深くなるのに見合うようにダイナミック分岐予測機能を搭載、キャッシュは命令32KB、データ32KB、ミニデータキャッシュ2KBと倍増させ、ライトバックもサポートした。つまり、高クロックへの最適化を中心にした性能強化がほとんどだ。そのため、StrongARMと較べると、クロックに対する性能ではそれほど向上していない。基本的にはStrongARMを、Intelのアーキテクチャで高速にしたシロモノだ。
ただし、XScaleの命令セットは最新のものに拡張されている。XScaleは、今のStrongARM同様にARMの32ビットRISC命令アーキテクチャを使っているが、これが「V5TE」になり、ARMの"E"DSPエクステンション、つまりDSPライクな拡張命令が加わった。これは、ARMのCPUコア「ARM9E」にインプリメントされたのと同じ拡張命令だ。SIMD型の16ビットDSP命令を備える。
Intelは、この命令の実行ユニットにも力を入れており、800MHz時に650M/秒で積和演算をできる構造になっているという。MP3のデコードなら、600MHz時のCPUパワーの3%で実行可能、ビデオカンファレンス(H.263)のデコードなら20fpsを200MHzで処理可能という。また、ARMアーキテクチャでRISC特有のコード肥大化を抑えるための命令拡張「Thumb」にも対応、省メモリを実現できる。また、IntelはXScaleに合わせて、IA-32、IA-64、StrongARM、XScale、そしてDSPに対応するローレベルソフトウェアレイヤー「Intel Integrated Performance Primitives」も発表した。
(2000年8月28日)
[Reported by 後藤 弘茂]