ISSCC 2008レポート

カンファレンス会期：2月4日～6日(現地時間)

会場：米国カリフォルニア州サンフランシスコ市

　ルネサス テクノロジは以前から、「SH-Mobile Gシリーズ」と名付けた携帯電話機用大規模マイクロプロセッサを開発してきた。「SH-Mobile Gシリーズ」はベースバンド処理用CPUコアとアプリケーション処理用CPUコアを内蔵したヘテロジニアスなマルチコアプロセッサであり、ワンチップで携帯電話機の主要な機能を実現する。

　「SH-Mobile Gシリーズ」の最初の製品である「SH-Mobile G1(エスエイチモバイルジーワン)」は、ルネサスとNTTドコモが共同で開発した。ルネサスは2005年7月末に評価用サンプルの出荷を始め、2006年5月には量産を開始した。「SH-Mobile G1」のベースバンド処理回路はWCDMAとGSM/GPRSの両方に対応している。このため「SH-Mobile G1」は、デュアルモードの携帯電話機に搭載された。

　Gシリーズの第2世代である「SH-Mobile G2(エスエイチモバイルジーツー)」の共同開発プロジェクトには、携帯電話機ベンダーの富士通と三菱電機、シャープが加わった。「SH-Mobile G2」はWCDMAおよびHSDPAとGSM/GPRS/EDGEに対応しており、第3世代(3G)携帯電話機に向けて開発された。2006年9月にサンプル出荷が開始され、2007年秋に量産が始められている。

　Gシリーズの第3世代に相当する「SH-Mobile G3(エスエイチモバイルジースリー)」の開発には、「SH-Mobile G2」の共同開発メンバー企業に、携帯電話機ベンダーのソニー・エリクソン・モバイルコミュニケーションズ(ソニー・エリクソン)が加わり、ルネサスとNTTドコモ、富士通、三菱電機、シャープ、ソニー・エリクソンの6社による共同開発プロジェクトとなった。2007年10月にはルネサスが評価用サンプルの出荷を始めた。現在は2008年後半の量産開始に向け、評価作業が進められているところである。

　その「SH-Mobile G3」の技術内容が、ISSCC 2008で一部明らかにされた(講演番号13.3)。本レポートではISSCC 2008の講演内容とともに、「SH-Mobile G3」チップ(以下は「G3」と表記)および「SH-Mobile G2」チップ(以下は「G2」と表記)の概要をご紹介しよう。

「SH-Mobile G2」(左)と「SH-Mobile G3」(右)のチップ写真。両チップのフロアプランは類似点が少なくない。左にベースバンド処理回路をレイアウトし、右上にアプリケーション処理用ARMコア、その下に3次元グラフィックス回路、その下にメディア処理用SHX2コア、右下にメディアRAMを配置している

　「G3」と「G2」はともに、WCDMAおよびHSDPAとGSM/GPRS/EDGEに対応する。違うのはHSDPAのデータ通信速度である。「G2」では下り方向(基地局から携帯電話機への方向)のデータ通信速度が最大384kbpsだったのに対し、「G3」は下り方向の通信速度が最大7.2Mbpsの通信方式(HSDPA cat.8)をサポートする。

　「G3」と「G2」が内蔵するCPUコアは3個あり、マルチメディア処理用がSuperHアーキテクチャのSHX2コア、アプリケーション処理用がARMアーキテクチャのARM11コア、ベースバンド処理用がARM9コアである。なおSHX2コアはSH-4Aを実装したCPUコアの1つで、8段のパイプラインを備えており、最大800MHzの周波数で動く。SH-4Aは2命令同時発行のスーパースカラー構造を採用している。

　「G3」では、内蔵するARM11コアの品種を変更するとともに、CPUコアの動作周波数を高めた。まずARM11コアだが、G2では「ARM1136」を内蔵していたのに対し、G3では上位品種の「ARM1176」を内蔵した。そしてSHXコアとARM11コアの動作周波数をG2の390MHzから、G3では500MHzに引き上げた。

「SH-Mobile G2」と「SH-Mobile G3」の概要。いずれも電源ドメインの数は20を超える。いかに電力消費をきめ細かく管理しているかが分かる。なお入出力ピン数はどちらも同じで617ピンである。ピン配置は不明だが、互換性を維持していることはありそうだ

●仮想アドレス空間で外部メモリを有効活用

　「G3」での大きな改良点は、メモリアドレス管理にある。マルチメディア処理用のSHX2コアとアプリケーション処理用のARM11コア、マルチメディア関連の十数個の周辺回路コア(3次元グラフィックス回路、2次元グラフィックス回路、画像キャプチャ回路、動画再生回路、ディスプレイ表示回路、ブレンディング回路など)が、仮想アドレス空間で単一のページテーブルを共有する構成とした。CPUコアだけでなく周辺回路コアもメモリ管理ユニット(MMU)を装備し、仮想アドレスと物理アドレスの変換をMMUで実行する。MMUでは物理アドレス同士の変換も行なう。

　仮想アドレスを採用したのは、外付けメモリ(通常はSDRAM)をより有効に活用するためである。携帯電話機が扱う静止画像や動画像などの解像度がどんどん高まっていることから、メモリの使用量は増加する一方になっている。「G3」では1,200万画素のカメラモジュールと30fps/640×480ドット(VGA)の動画再生をサポートしているため、メモリの使用量は非常に大きくなる。

　ISSCCの講演では、カメラで撮影している画像をディスプレイに表示した事例で仮想アドレスの効果を説明していた。従来はこのような使い方だと、53MBのメモリ領域を占有していた。それが仮想アドレスの導入により、わずか10MBで済むようになる。講演資料によると、おおよそ20MB～80MBを稼ぎ出せるという。なおアドレス変換にともなうオーバーヘッドが動画再生などの処理に与える影響はわずかであり、問題にはならないとしている。

　また携帯電話機をオーディオプレーヤーとして使用したときに消費電力を低減するため、クロックを分割した。オーディオ再生時は、サウンドプロセッシングユニットと呼ぶDSPコアが主に動く。このDSPへのクロックを個別に設け、オーディオ再生時はCPUコアやオンチップバスなどへのクロック供給を制限した。その結果、クロックまわりの消費電流を大きく下げることができた。

SHXコアのロードマップ

●Texas Instrumentsが次世代のOMAPチップを発表

　このほかISSCC 2008では、米Texas Instruments(TI)が携帯電話機用の大規模マイクロプロセッサを発表した(講演番号13.2)。ベースバンド処理とアプリケーション処理の両方を担うマルチコアプロセッサで、「ARM1176」CPUコアとTIの「TMS320C55x」DSPコアを内蔵する。

　TIは携帯電話機用のプロセッサファミリ「OMAP/OMAP2」シリーズを開発し、携帯電話機の最大手ベンダーであるフィンランドNokiaに採用されてきた実績を有する。「OMAP」シリーズには、ARMコアを内蔵したアプリケーション処理用プロセッサと、ARMコアとDSPコアの両方を内蔵してベースバンド処理とアプリケーション処理の両方を担うプロセッサがある。例えば「OMAP2」シリーズの「OMAP2420」プロセッサは、「ARM1136」コアと「TMS320C55x」DSPコアを内蔵する。コアの動作周波数はそれぞれ330MHzと220MHzである。

　ISSCC 2008でTIが発表したプロセッサは、「ARM1176」コアが840MHz、「TMS320C55x」DSPコアが480MHzと非常に高い周波数で動作する。45nmと最先端のCMOSプロセスを使い、電源電圧の最適化回路と基板バイアスの最適化回路を駆使して動作周波数を高めるとともに、リーク電流を低減した。

　ベースバンド処理回路はWCDMA、HSUPA/HSDPA、GSM/GPRS/EGDEに対応する。またMPEG-4のビデオストリーミング再生機能やMP3オーディオのストリーミング再生機能などを備える。製品化の時期は不明だが、次世代のOMAPチップになるものとみられる。

45nmのCMOSプロセスで試作した次世代OMAPチップのチップ写真

□ISSCCのホームページ(英文)
http://www.isscc.org/isscc/
□ルネサス テクノロジのホームページ
http://japan.renesas.com/
□米Texas Instrumentsのホームページ
http://www.ti.com/
□関連記事
【2月4日】【ISSCC】低消費プロセッサと低コスト不揮発性メモリ
http://pc.watch.impress.co.jp/docs/2008/0204/isscc01.htm
【1月15日】携帯電話の標準CPU「ARMコア」の現状～ARM日本法人の西嶋社長に聞く
http://pc.watch.impress.co.jp/docs/2008/0115/arm.htm

(2008年2月6日)

[Reported by 福田昭]