■後藤弘茂のWeekly海外ニュース■ IntelがいよいよSilverthorneとTukwilaの概要を発表へ

●大小両極のCPUをISSCCで発表

　Intelのもう1つのIA-32系CPU「Silverthorne(シルバーソーン)」が、いよいよそのベールを脱ぐ。Intelは、2月3日から米サンフランシスコで開催されている「ISSCC(IEEE International Solid-State Circuits Conference)」で公開する内容を発表した。

　CPUでは今回の目玉は2つ。1つは低消費電力x86 CPU「LPIA(Low Power Intel Architecture)」として設計された初めてのCPUであるSilverthorne。もう1つは、IA-64系で初めてのクアッドコアCPU「Tukwila(タックウィラ)」。電力とパフォーマンスではローエンドとハイエンドに位置する両極のCPUの発表となる。

　Silverthorneは、2W以下のTDP(Thermal Design Power:熱設計消費電力)をターゲットにしたCPUで、UMPC(Ultra Mobile PC)やMID(Mobile Internet Device)といった携帯機器を主用途としている。さらに、IntelはSilverthorneコアをウルトラバリューPCといった市場にも広汎に適用させるつもりだ。

45nmプロセスのIAプロセッサ「Silverthorne」 (※別ウィンドウで開きます)

　そのため、Silverthorneは低消費電力かつ低コストに作られている。トランジスタ数は47M(4,700万)で、同じ45nmプロセスのCore 2 Duo(Penryn 6M:ペンリン)の410M(4億1,000万)の1/9程度。ダイサイズは25平方mmで、Penryn 6M(107平方mm)の1/4程度。「従来の超低電圧バージョンとは異なり、基礎から新たに作られた、過去15～17年で最小のIAプロセッサだ」とIntelのJustin R. Rattner(ジャスティン・R・ラトナー)氏(Senior Fellow, Corporate Technology Group兼CTO, Intel)は語る。

SilverthorneとPenrynの比較 (※別ウィンドウで開きます) PDF版はこちら

Silverthorneのダイ (※別ウィンドウで開きます)

　Silverthorneは、CPUマイクロアーキテクチャも、ローパワーに最適化されている。PC&サーバー向けのCPUのような、命令を並べ替えて並列実行するアウトオブオーダ(out-of-order)型実行は採用せず、命令順に実行するインオーダ(in-order)型実行を取る。しかし、1つのCPUコアで2スレッドをハードウェア実行するマルチスレッディングテクノロジも実装する。周波数は2GHzを達成するという。

●IA-32命令の実行に最適化されたパイプライン

　下が、ISSCCでIntelが発表する、Silverthorneのブロックダイアグラム図だ。図の内容を含めたSilverthorneの概要は、ISSCCで2月5日(日本時間2月6日)に発表される予定だ。

Silverthorneのブロックダイヤグラム (※別ウィンドウで開きます) PDF版はこちら

　図ですぐに気がつくポイントは、整数演算パイプがIA-32命令アーキテクチャの特徴である「Load-Op-Store(ロード-実行-ストア)」型オペレーションに最適化されている点。実行パイプラインの前半に「Memory Execution Cluster」があり、アドレス生成、データL1キャッシュアクセスを行なう。ここで、キャッシュアクセスのレイテンシを吸収して、整数演算実行ユニット部である「Integer Execution Cluster」に流れる設計になっている。大まかに言って、Silverthorneの整数演算パイプラインの構成は次のようになっていると推定される。

・フェッチ
・デコード
・ロード
・演算
・ライトバック

　それに対して、PC&サーバー向けIA-32 CPUは、実行時にはIA-32命令を分解してアウトオブオーダ実行する。大まかに言って、次のようになっている。

・フェッチ
・デコード
・スケジューリング
・実行/ロード/ストア
・コンプリーション

　こうした点で、Silverthorneのアプローチは、VIA Technologies傘下のCentaur Technologyの「C7(C5)」系CPUに似ているように見える。しかし、大きく異なる点もある。それは、2つのスレッドをハードウェアで並列実行する、マルチスレッディング技術「Hyper-Threading」の実装だ。

●SMTで2イシュースーパースカラのパイプを埋める

　IntelのRattner氏によると、Silverthorneは、SMT(Simultaneous Multithreading)型のマルチスレッディング技術を採用しているという。つまり、1サイクルに2つのスレッドの命令を混在させて実行することができる。Silverthorneは2命令イシュー(発行)マイクロアーキテクチャだが、2命令の組み合わせは、同じスレッドの命令2個だけでなく、2つ異なるスレッドの命令1個ずつといった組み合わせも可能だという。

　IntelのNetBurst(Pentium 4)マイクロアーキテクチャのHyper-Threadingは、2スレッドの命令を1サイクルに同時並列で実行できるSMT(Simultaneous Multithreading)だ。深いアウトオブオーダパイプラインの場合、命令の並列実行で重要となる、レジスタ間の衝突を避けるために多数の物理レジスタを搭載、順番を入れ替えて実行する命令のトラッキングを行なう仕組みを備えている。そのため、アウトオブオーダ型CPUへのSMTの実装は、各スレッド毎のレジスタ実装や、スレッド単位の命令の制御のためのコストが相対的に少なくて済む。しかし、IntelはSilverthorneでは、インオーダ+SMTというアプローチを取った。この点がユニークだ。ブロック図で見えるように、命令バッファやキュー、レジスタファイルは、2つのスレッドそれぞれに用意される。

●モンスターチップTukwila

　TukwilaはIA-64アーキテクチャのクアッドコアCPUで、FB-DIMMインターフェイスとQuickPathインターコネクトを実装し、30MBのキャッシュメモリも搭載する。65nmプロセスで、トランジスタ数は約2B(20億)に達し、ダイサイズも約700平方mmというモンスターだ。ターゲット動作周波数は2GHzでTDP(Thermal Design Power:熱設計消費電力)は170W(摂氏110度)。QuickPathはフル幅のインターコネクトが4とハーフ幅が2で合計の帯域は96GB/s、FB-DIMMの帯域は34GB/secとなる。Tukwilaの概要は2月4日(日本時間2月5日)に明かされる予定だ。

Tukwilaの概要 (※別ウィンドウで開きます)

Tukwilaのダイ (※別ウィンドウで開きます)

□関連記事
【2月4日】【ISSCC】低消費プロセッサと低コスト不揮発性メモリ
http://pc.watch.impress.co.jp/docs/2008/0204/isscc01.htm
【1月8日】【CES】東芝の新型UMPCと、Lenovoの「ideaPad U110」が参考出品
http://pc.watch.impress.co.jp/docs/2008/0108/ces04.htm
【2007年5月10日】デスクトップCPUと同じ仕様を載せた「Silverthorne」
http://pc.watch.impress.co.jp/docs/2007/0510/kaigai357.htm

□バックナンバー

(2008年2月4日)

[Reported by 後藤 弘茂(Hiroshige Goto)]