■後藤弘茂のWeekly海外ニュース■ Intelがアクセラレータ向けI/F「Geneseo」を公開

●アプリケーションの変化に対応するアクセラレータ

　Intelは、恒例のデベロッパ向けカンファレンス「Intel Developer Forum(IDF) 2007」を、北京で4月17日から18日にかけて開催する。IDF前日に開かれたプレスブリーフィングで、Intelは同社のアクセラレータ(コプロセッサ)戦略である「Geneseo(ジェネセオ)」の概要を明らかにした。

　Geneseoは、Intelが昨秋のIDFで構想を明らかにしたアクセラレータ向けインターフェイス仕様。IBMとともに、PCI Expressを拡張する形でアクセラレータの接続に最適なインターフェイスを実現するという。AMDのコプロセッサ構想「Torrenza(トレンザ)」と同様の構想だ。AMDは、HyperTransportをコプロセッサ接続の主要なインターコネクトとして推進しているが、IntelはPCI Expressの拡張で実現するという。

　AMDもIntelも、アクセラレータについての共通認識は一致している。それは、今後、アプリケーションの傾向が変わって行き、膨大なデータ処理を必要とするようなソフトウェアなどが主流になって行くというものだ。

　従来のCPUコアで、汎用コンピューティングのスケーラビリティを伸ばすだけでは、そうしたアプリケーションを効率よく処理することが難しい。そこで、特定目的のパフォーマンスにフォーカスしたハードウェアを加えることで、より高い電力効率で、コンピュータシステムを実現しようというのが、アクセラレータへ向かう原動力となっている。

●広汎なアクセラレータに共通のインフラを提供する

　今回のIDFでは、PCI-SIGでPCI Express Steering Committee Chairを務めるIntelのAjay Bhatt(アジェイ・バット)氏(Intel Fellow and Chief I/O Architect, Digital Enterprise Group)が、Geneseoの全体像を説明した。

　Intelが想定するアクセラレータは、コンピューティングシステムの性能や機能を拡張するものから、特定のバーチカルソリューションまで広汎に渡る。以下のようなアクセラレータを想定している。

○XML/Javaアクセラレータ
○セキュリティ/プライバシ/権利保護
○リアルタイム解析
○コラボレーション/情報管理
○ハイパフォーマンスコンピューティング(HPC)
○インテリジェントストレージネットワーク
○特定アプリケーションのアクセラレータ

　中でもIntelがアクセラレータの最初のターゲットとして考えているのは、次の3分野だという。

　1つ目は、数値演算中心のトランザクション。これは科学技術系や財務、経済モデルなど。HPC系のアプリケーションだ。

　2つ目はグラフィックスやメディアプロセッシング。GPUやフィジックスアクセラレータ、メディアプロセッサがこれに当たる。

　3つ目はエンベデッドコンテントプロセッシング。データマイニングや暗号化、圧縮、XML/Javaなどがこの分野だ。

　現状では、こうしたアクセラレータ群に共通の接続インターフェイス、共通のプログラミングモデル、共通のアーキテクチャが存在しない。Intelは長期的には、そうしたアクセラレータのためのインフラを全て構築しようとしている。

　こうしたニーズに対して、IntelはPCI Expressのアーキテクチャとパフォーマンスを拡張することで対応しようと構想している。それがGeneseoだ。アクセラレータ接続のニーズのための拡張としてIntelが挙げているのは次の3点だ。

○ソフトウェアオーバーヘッドの低減
○OSサポートの簡素化と拡張
○ハードウェアオーバーヘッドの低減

　また、アクセラレータにはいくつかのカギとなる要求項目があるという。

○複数のOSと市場セグメントのサポート
○既存のPCIアーキテクチャとインフラとの互換性
○コストに見合うこと
○安定しスケーラブルで拡張性に富むこと

　Intelは、PCI Expressはすでにユビキタスであり、それを拡張してアクセラレータ向けI/Oデバイスを作ることが最良の選択だと判断したという。Geneseoは、PCI ExpressのGen1とGen2に対して後方互換を保つ。

●PCI Expressを拡張するGeneseoの思想

　アクセラレータ接続のため、GeneseoではPCI Expressのハードウェアとソフトウェア層の全てに渡って改良を加えるという。

　「まず物理層では、我々はPCI Expressの伝送スピードをさらに向上させることを考慮している。効率的にインターコネクトのパフォーマンスを倍増できるだろう。PCI Expressは優れた電力制御ステイトを持っているが、デバイスレベルでは、もっと電力を制御できると考えている。アクセラレータデバイスが動作中に、細粒度の自動的な制御を行なうことを考えている。プロトコルの改善では、帯域の向上、レイテンシの低減、効率化も行なう。

　このモデルでのパフォーマンスの最適化の上に、ソフトウェア拡張を行ない、CPUとアクセラレータ間のデータ交換と同期を向上させる。全ての主要エリアで改善を行なう。その上で、我々はアプリケーションソフトウェアのオーバーヘッドの低減を試みる。アプリケーションから物理層までのパフォーマンスボトルネックを減らしてゆく」とBhatt氏は語る。

　こうしたGeneseoでの拡張をPCI Expressと後方互換にするため、プログラミングモデルには工夫を加える。ソフトウェアレベルでは既存のPCI Expressのインフラの上に載せる。

　「(コンフィギュレーションは)まず馴染みのあるリング0のカーネルモードで走るデバイスドライバモデルでスタートする。PCIコンフィギュレーションメカニズムでデバイスを見つけてセットアップする。そこまでは、既存のPCIドライバモデルで走る。

　しかし、いったんそれら(コンフィギュレーションとセットアップ)が終了すると、アプリケーションレベルで走るランタイムサービス群へと移動を始める。すると、アプリケーションアクセラレータとシステムの間で、より効率的なデータ転送が可能になる。ユーザーモードでのインターフェイスを使うことで、大幅な拡張を行なう。

　そのため、既存のデバイスドライバモデルを使っているアプリケーションなら、どれも、変更なしで走る。そして、その上で、もし我々が提案している拡張があれば、その拡張された機能を使うことができるようになる」(Bhatt氏)

●2009～2010年にはGeneseoデバイスが登場へ

　Geneseo戦略のポイントは、PCI Expressの拡張であり、PCIの標準化団体であるPCI-SIGを通じて作業を進めているという点だ。これは、PCI ExpressをPCIの次世代インターフェイスとして規格化した時と同じだ。

　「我々は開発モデルとして、PCI-SIGで定義を始めている。オリジナルのアイデアはIntelとIBMから来ているが、今では多くのベンダーがPCI-SIGの中で定義を行なうのを助け始めている。ちょうどPCI Expressの場合と同じだ。PCI Expressは、我々のオリジナルの提案からスタートし、企業の小さなグループに移り、それからPCI-SIGで取り上げた」とBhatt氏は説明する。

　こうしたPCI ExpressベースのGeneseo戦略について、AMDのPhil Hester(フィル・へスター)氏(Senior Vice President & Chief Technology Officer(CTO))は、昨年、次のように語っていた。

　「PCI Expressにより機能を加えること自体はいいことだ。より広いプラットフォームで(アクセラレータの)採用ができることは素晴らしい。しかし、もし、Intelが標準をハイジャックして、独自のものにしようとしているなら、それは業界にとって悪いことだ。

　我々は基本的にオープンな競争を信じており、業界がオープンであり続けることを望んでいる。全てが公開され、誰もがインターフェイスの革新のための定義に参加できるなら、それはいいことだと思う」

　AMDは、TorrenzaをHyperTransportだけに限定しているわけではなく、PCI Expressでのコプロセッサ接続も含めている。AMDの懸念は、GeneseoがIntel主導の規格として定義され、Intelだけに都合のいいものになってしまうことだ。

　Geneseoの進行は、かなりスピーディだ。現在はリビジョン(Rev.) 0.5の作業をしており、今後、スペックのドラフトとなるRev. 0.9までを今年の終わりまでに終える。来年(2008年)の中頃にスペックの1.0を定義し実装を始める。そして、2009～2010年のタイムフレームで製品が登場できるようにするという。

　Intelの説明では、GeneseoはPCI Expressのアーキテクチャ進化のロードマップに組み込まれている。

　GeneseoはPCI Expressのロードマップの中では下のスライドのような位置づけとなる。PCI Expressは、今年のIntelチップセット「X38(Bearlake-X)」から5GT/secのGen2へとシフトを始める。さらにI/Oバーチャライゼーションとデバイスシェアリングが加わり、2009～2010年のタイムフレームでGeneseoへと至る。Geneseoの段階で、I/O帯域はPCI Express Gen2からさらに倍増する。

●CPUのコヒーレントインターコネクトのオープン化の違い

　AMDは同社のCPUインターコネクトであるHyperTransportを、アクセラレータの接続として活用しつつある。CPUとアクセラレータをHyperTransportで直結する利点は、より緊密で低レイテンシな接続が可能になる点だ。

　それに対して、Intelはアクセラレータのニーズの大半は、PCI ExpressベースのGeneseoでカバーすることが可能で、CPUインターフェイスとのタイトな統合が必要とされるものは少ないと説明する。ただし、CPUインターフェイスを完全にクローズするわけではない。昨秋のIDFでは、Intelは現在のFSB(Front Side Bus)をFPGA(Field Programmable Gate Array) ベンダーXILINXとALTERAにライセンスすることも発表。今回のIDFでは、さらにFSBライセンスを広げたことを発表している。

　しかし、AMDほどCPUインターコネクトを強く推進はしない。大半はGeneseoで吸収できるというのがIntelの考え方だ。IntelはNehalem(ネヘーレン)以降のCPUインターコネクトである「CSI」は、アクセラレータ接続のために積極的に推進はしないようだ。

　「CPUのインターコネクトは、CPUのニーズに応じてどんどん変わる。CPUが変わる度により高速になる。それは、アクセラレータの接続には向いていない。アクセラレータには、より長期的に一定のスペックが保たれる規格が必要だ」とBhatt氏は語る。

　ただし、CPUにCSIと親和性の高いと推定されるGeneseoを統合するという選択は残っている。

　こうしたIntelの姿勢に対してAMDは次のように見ている。

　「我々はトータルのプラットフォームとしての包括的なコプロセッサ戦略を持っている。我々のシステムには、保護されたインターフェイスはない。(CPUのCoherent HyperTransportをオープンにすることで)コプロセッサに対して、真のキャッシュコヒーレントインターフェイスを提供する。

　我々は、他社に対して、システムのあらゆるインターフェイスを使って製品を開発することを奨励している。CPUのFSBを保護するようなことはしない。この点について、我々は異なる哲学を持っている。全てをオープンにすることが、業界を推進する正しい道だと考えている」(Hester氏)

　ただし、現実問題としてHyperTransport版アクセラレータにはハードルがある。それは、HyperTransportインターフェイスのチップを開発しなければならないことだ。HyperTransportベースのアクセラレータはAMDプラットフォーム専用となる。アクセラレータ企業にとって、GeneseoとHyperTransportの両インターフェイスに対応することは、コスト的に難しい。CPUとのより密接な接続を望まないのなら、PCI Express上位互換のGeneseoの方が対応しやすい。

●汎用プロセッサと特定用途ハードの振り子

　AMDに続いてIntelがアクセラレータ戦略を鮮明にして来たのは決して偶然ではない。また、Intelが単純に対AMDのためにアクセラレータ戦略を持ち出して来たという話でもない。AMDとIntelがこぞってアクセラレータに乗り出したのには、必然がある。

　コンピューティングの世界は、汎用プロセッサと特定用途ハードウェアの間を、常に振り子のように揺れている。汎用性に振ると柔軟性は高まるが、効率性は落ちる。トランジスタ当たり、あるいは消費電力当たりの性能は、特定用途のために設計されたハードウェアの方が一般的に高い。しかし、特定用途ハードウェアに振ると、柔軟性が失われてしまう。コンピュータは、常にその間を揺れている。

　そして、今は特定用途ハードウェア側へと振り子が揺れている。それは、消費電力当たりの効率を上げることが命題になっているからだ。そのためにアクセラレータを推進することになった。CPUへのコプロセッサの統合と、基本的には同じ思想で、システムレベルでの統合でIntelとAMDが競っている状況だ。

□関連記事
【3月3日】【海外】Intelのマイクロアーキテクチャ改革「Nehalem」
http://pc.watch.impress.co.jp/docs/2007/0330/kaigai348.htm

□バックナンバー

(2007年4月17日)

[Reported by 後藤 弘茂(Hiroshige Goto)]