後藤弘茂のWeekly海外ニュース

いよいよ秒読み態勢に入ったPLAYSTATION 3




●ゲーム機CPUとしては異例に長いCellのバリデーション期間

PLAYSTATION 3
 いよいよソニー・コンピュータエンタテインメント(SCE)の「PLAYSTATION 3(PS3)」の発売が目前に迫った。最終ゴールに向けて、SCEはダッシュ態勢に入っている。

 この時点での最大の問題は、初回の供給量の不足で、そのために、PS3は予約確保が非常に難しい状況となっている。PS3の生産の遅滞については、SCEがBDドライブのレーザーダイオードの供給に原因があることを明かしているが、他のコンポーネントについてはどうなのだろう。

 以前、PLAYSTATION 3向けのソフトウェア開発が、スケジュール的に厳しい状況にあったことをレポートした。SCEのソフトウェア開発キット(SDK)は、発売2カ月前でまだバージョン1.0になっていなかったため、ほとんど綱渡りに近かった。

 しかし、PS3ハードの主要コンポーネントについては、その逆にSCEは余裕があった。皮肉なことに、PS3は何回かの発売スケジュールの後退のために、SCEはハードウェアを熟成させることができた。

 例えば、半導体チップでは、CPU「Cell」について、バリデーション(検証)期間をかなり長く確保できた。これは、ゲーム機では異例のことだ。

 コンピュータ向けCPUでは、新アーキテクチャの場合、バリデーションに1年、場合によっては1年半以上もかけるのが普通だ。それに対して、ゲーム機向けのカスタムCPUでは、一般にそれほどの余裕が取れない。開発サイクルが短いためで、シリコンが完成してから6カ月程度で、量産品の投入といったGPU並の慌ただしいスケジュールもあるという。

 ところが、今回のCellの場合、チップ自体は2004年にはすでに完成していた。実シリコンを使っての検証期間だけでも2年程度確保できていたことになる。これは、ゲーム機向けにアーキテクチャまで手を入れたカスタムCPUとしては、異例に長い検証期間だ。普通は、そんな悠長なスケジュールは組めない。

 検証にかけることができる時間が長ければ長いほど、Cellのバグやパフォーマンス上の問題などを洗い出して修正することができる。2年もあれば、余程、根源的な問題でない限り解決できただろう。

●これまでバグが問題にならなかったゲーム機CPU

 これは、PS3については特に都合がよかったとも言える。というのは、PS3では、CPUに対して要求される品質が、従来のゲーム機より厳しいからだ。それは、PS3を、SCEがある程度までオープンなプログラミング環境に持って行こうとしているためだ。オープン性は、ハードウェアに要求される品質レベルを変えてしまう。

 CPUにバグがあった場合を考えてみよう。例えば、“プログラム内の短いループがキャッシュラインにちょうど収まってしまうと、最後の条件分岐命令を無視してショートループから抜けてしまう”といったバグがCPUに見つかったとする。このクラスのバグが発見されれば、外販するメジャーCPUなら、かなりの問題になる。ところが、従来のゲーム機の場合は、それでも問題なく出荷できてしまった。

 どうしてなのか。それは、ライセンシのソフトウェアデベロッパに、バグの内容とその回避手段の通達を出せばすむからだ。例えば、キャッシュライン内に収まるようなループは書かないように、あるいはループがどうしても短くなるようならNOPを入れるようにとアセンブラコーディングのガイドを出せばいい。コンパイラの場合も同様で、そうしたコードを生成しないように、ライセンシのコンパイラベンダに働きかければすむ。

 こうしたソフトウェア開発コミュニティの特殊性から、ゲーム機向けCPUは、短い検証期間で開発ができた。この事情は、CPUに限らない。I/Oチップなども同じだ。

 例えば、I/OチップでIEEE 1394のような高速インターフェイスの実装がうまくいかず、実効転送レートが規定の数分の1しか出ないといった問題が見つかったとする。このクラスの問題は、PCやサーバーのチップセットでなら、かなり問題視される。問題を解決するまで製品出荷がずれ込んだりする。ところが、ゲーム機ではそのインターフェイスがあまり使われないというだけで終わってしまい、問題点は知られることもない。CPUの場合と同じ理由からだ。

 従来のゲーム機では、PCのようにインターフェイスにつなぐ機器を勝手に開発して、勝手にデバイスドライバソフトを書いてとはいかない。たとえ、つなぐ機器を作ったとしても、OSやライブラリは光ディスク側にあるから、ドライバはライセンシのデベロッパ側が入れ込まなければならない。だから、ライセンシにだけ情報を出せばいい。

 もちろん、ハード側のバグは、ゲーム機の場合でも、できる限り早くフィックスする。しかし、バグ状態でも出荷スタートできるところが大きく異なる。伝統的なゲーム機は、完全に閉じた開発コミュニティだけの世界だから、その中で、このように問題を解決すれば済んでいた。

 しかし、ゲーム機ではなくエンターテンメントコンピュータとして、よりオープンなプログラミングを許容しようとすると、話は違ってくる。CPUの致命的なバグや、インターフェイスの実用面で問題があるような実装上の問題は、必ず解決しなければならない。つまり、PS3では全体的に品質に対するハードルが上がっているわけだ。

 そのため、PS3ではハードを検証してバグや問題を見つけ出してつぶす期間が必要だった。これまでのゲーム機のように、手早くCPUを開発することはできなかった。そして、PS3はメインのチップについては、幸か不幸か、PS3自体のスケジュールがずれたために、SCEは検証期間を十二分に取ることができた。その意味では、これがコンピュータとしての穏当なスケジュールとも言える。

●スケジュールのずれによって歩留まりも改善

 長い検証期間は、歩留まりの向上にも寄与する。1つは、単純に時間による製造プロセス技術の成熟だ。Cellを製造する90nmプロセスは、現段階ではすでに成熟したテクノロジとなっている。SCEがプロセスのベースを共有するIBMの90nm SOIプロセスは、すでに量産実績を重ねている。そのため、ウェハ上の欠陥密度も低くなっているはずで、比較的高い歩留まりが期待できる。

 ちなみに、SCEはPS3向けのCellでは、SPE(Synergistic Processor Element)を1個ディセーブルにすることで、大幅に歩留まりを高めている。8個のSPEのどれか1つに欠陥があっても、その1個のSPEをディセーブルにするだけでPS3に搭載できるからだ。Cellのダイ(半導体本体)の半分を占めるSPEは、ほぼ歩留まりに影響しなくなるわけで、劇的に歩留まりが上がることになる。補足すると、残る7個のSPEの1つはシステム側で使うため、ゲームデベロッパは6個のSPEを使える。

 長い検証期間は、クリティカルパス(レイテンシの長いパス)をつぶしてパフォーマンスチューニングを行う余裕も産む。チューニングを行うと、製品ミックスが高周波数へとシフトしてスピードイールドが上がる。つまり、1枚のウェハから、PS3向けに要求される3.2GHz動作を満たすチップが、より多く採れるようになる。スピードイールドが上がると、電源電圧を落としても高周波数で動作できるチップが増えるため、低消費電力化のチャンスも出てくる。

 垂直立ち上げを重視するゲーム機の場合、ウェハは余裕を持って投入してチップ個数をかなりの量確保するのが一般的だ。当初の半年で600万台の計画を満たすために、SCEはすでに膨大な数のCellを量産しているはずだ。そういう意味では、Cellは余っている可能性がある。

 さらに、来年(2007年)には、65nmプロセスへの移行も待っている。実際にマシンに搭載される時期はわからないが、より低消費電力へと切り替わるメドも立っていると推測される。ちなみに、SCEは65nmプロセスでは、Transmetaの省電力技術「LongRun2」のライセンスを受け、LongRun2の要素技術のいくつかを使って低消費電力化を図る計画だ。TransmetaのDavid R. Ditzel(デビッド・R・ディツェル)氏(Co-Founder, Vice-Chairman and CTO)氏は、2週間ほど前に「ライセンシー1社につき(LongRun2を移植する)作業は約6カ月の見当だ。ソニーとの作業はほぼ終わった」と語っていた。

●XDR DRAMは3世代目の設計でようやく出荷に

 PS3の予定がずれたことで検証に時間をかけることができたという事情は、周辺のチップについても同じだ。例えば、PS3は、全く新しいメモリである「XDR DRAM」をメインメモリに使う。XDR DRAMは、Rambusが開発し、東芝、エルピーダ、Samsung Electronicsの3社が供給する。XDR DRAMも全く新しい技術なので、リスク要因の1つだった。

 しかし、スケジュールのずれのおかげでDRAMベンダーは、XDR DRAMの開発を、PS3よりかなり前に終えることになった。チップ自体はできあがっているのに、PS3生産までは本格量産に入れずスタンバイしていたわけだ。DRAMベンダーによっては、量産に入らないまま3世代目のチップデザインへと移行してしまったところもある。

 PS3は、最初は512Mbit品のXDR DRAMを採用するはずだった。この時点では、メモリ共有アーキテクチャを考えていたと推定されるが、SCEはシステムを再考し、XDR DRAMを256Mbit品へと仕様を変更した。そのため、DRAMベンダーは256Mbit品の設計を先行させて進めた。ところが、256Mbit品の設計が完了した頃に、再びSCE側の要求仕様が512Mbit品へと戻ってしまった(2004年11月頃)。そこで、DRAMベンダーは256Mbitチップの生産を据え置いて、512Mbit品の設計を行ない、量産体制を整えた。ところが、1年も前から量産に入れる段階にあったのに、PS3自体の生産がスタートしないため、これまでXDR DRAMは眠っていた。

 例えば、エルピーダを例に取ると、100nmのBダイを2005年からサンプルしていたが、今年に入ってから90nmのCダイへと移行している。そうすると、256Mbitが1世代、512Mbitが2世代で量産するXDR DRAMは3代目のデザインとなる。プロセスが進んだことで、XDR DRAMで懸念されるスピードイールド(歩留まり)の問題も、原理的にはかなり解消されたはずだ。

 先行したCellとXDR DRAMに対して、スケジュールが遅れたのは開発が後からスタートしたNVIDIA設計のGPU「RSX(Reality Synthesizer)」だ。しかし、RSXもベースのアーキテクチャは、実際にはNV40(GeForce 6800)から継承されているG70(GeForce 7800 GTX)系アーキテクチャだ。2年も継続された枯れたアーキテクチャであるため、ベースのアーキテクチャ自体はリスク要因が少ない。面白みは薄いかもしれないが、確実性は高い選択だ。もちろん、チップの物理設計の段階で問題があれば話は別だが、そうした話も聞こえてこない。

 こうした状況から見えてくるのは、PS3のハードとソフトの開発のアンバランスさだ。BDのレーザーのように、SCEがコントロール仕切れない要素をのぞけば、ハードの個々のコンポーネントは、それなりのペースで進んで来た。それなのに、ソフト側がついて来ていない。ソフト層の開発にもっとリソースと助走期間を設けるべきなのに、その手当が遅れていたように見える。このあたりが、まだソフトウェアプラットフォーム会社としての経験が浅いSCEの弱点だろう。

□関連記事
【9月27日】【海外】綱渡り状態だった東京ゲームショウのPS3
http://pc.watch.impress.co.jp/docs/2006/0927/kaigai304.htm
【9月26日】【海外】コンピュータからゲーム機へと揺り戻したPLAYSTATION 3
http://pc.watch.impress.co.jp/docs/2006/0926/kaigai303.htm
【9月22日】【海外】PLAYSTATION 3 49,980円が意味するSCEの戦略転換
http://pc.watch.impress.co.jp/docs/2006/0922/kaigai302.htm

バックナンバー

(2006年10月27日)

[Reported by 後藤 弘茂(Hiroshige Goto)]


【PC Watchホームページ】


PC Watch編集部 pc-watch-info@impress.co.jp ご質問に対して、個別にご回答はいたしません

Copyright (c) 2006 Impress Watch Corporation, an Impress Group company. All rights reserved.