ジャスティン・ラトナー氏 (写真は2005年11月のもの)

6月15日 実施

　米IntelでCTO(Chief Technology Officer)を務めるジャスティン・ラトナー氏が15日、同社の「Tera-Scale Computing (テラスケールコンピューティング)」に関する取り組みについて電話会議を行なった。

シングルコアに始まったCPUは、デュアル、クアッドを経てメニイコアに

　テラスケールコンピューティングとは、2010年以降に登場するであろう、何十から何百というコアを内蔵したプロセッサによるコンピュータやアプリケーションなどを指す言葉で、これまでは「Many Core (メニイコア)」と呼ばれていた。

　呼び名を変えた理由についてラトナー氏は「メニイコアという名前では、現在のデュアルコアやクアッドコアの延長を思い浮かべるが、メニイコアがもたらすコンピューティングは、それらとは全く異なる次元のものとなるからだ」と語る。

　例えば、昨今の映画などで使われるCGは非常に現実に近い描写力があるが、そのレンダリングには1フレームで数時間かかることもある。だが、テラスケールコンピューティングが実現すれば、リアルタイム、すなわち24fpsでのレンダリングが可能になるだろうと同社は考えている。

　1つのCPUダイに何十ものコアを実装するには、当然のことながらプロセスの微細化や、さらなる高速化、そして同時に低消費電力化などの面での改善や進化が必要となる。加えて、ソフトウェアもそれに合わせた改善が求められる。

　すべてのコアは同時に動作するため、異なるコアが同じメモリを参照してもエラーが発生しないよう対処する「トランザクショナルメモリ」という技術がその一例で、ハードとソフトの両面からのアプローチが必要となってくる。

　同社はこれまでもテラスケールコンピューティングについての説明を行なってきたが、今回はそのコンセプトアーキテクチャが紹介された。

　これによれば、1つのダイの中には多数のx86コアが内蔵され、それぞれが「オン・ダイ・ファブリック」と呼ばれる構造で接続される。この上で、ソフトウェアはレガシーOS、メディア関連、視覚関連など、物理的に分離された「コンテナ」と呼ばれる単位で実行され、各コアがそれらに割り当てられる。

　キャッシュについても従来のものとは異なる「Reconfigurable Cache (再構成可能なキャッシュ)」が搭載され、ソフトウェアでその動作を指定できる。

テラスケールコンピューティングプロセッサのコンセプトアーキテクチャ	すでに基礎研究開発が進んでいる20GbpsのハイスピードI/O(左)と、キャッシュヒエラルキー(右)の検証の様子

□Intelのホームページ(英文)
http://www.intel.com/
□関連記事
【3月8日】【IDF】メインテーマは“新アーキテクチャ”
http://pc.watch.impress.co.jp/docs/2006/0308/idf02.htm
【2005年11月8日】Intelフェロー ラトナー氏、未来に向けた研究開発内容を解説
http://pc.watch.impress.co.jp/docs/2005/1108/intel.htm

(2006年6月15日)

[Reported by wakasugi@impress.co.jp]