IDF Spring 2006前日レポート

会期：3月7日～9日

会場：米San Francisco
　　　Moscone Center West

●意外とシンプルなConroeの実行ユニット構成

　Intelの技術カンファレンス「Intel Developer Forum(IDF) Spring 2006」が、いよいよ米国時間7日から幕を開ける。前日の3月6日には、報道関係者向けのR&Dセッションが開かれ、また、IDFのプレゼンテーションの一部も公開された。

　プレゼンテーションの中では、次世代CPU「Conroe(コンロー)」の大まかなブロックダイアグラムも明らかにされている。下がConroeの構成だ。7日には、詳細が明らかになるので、詳しい説明は省くが、一見して実行ユニットのアレイは、NetBurstと比べてそれほど強化されていないことがわかる。

Conroeブロックダイヤグラム

　Conroeの整数ALU(整数演算ユニット)は3ユニットでNetBurstの2ユニットより1個だけ増えた。NetBurstの図でALUが4個になっているのは、ALUを倍速で動かしているからで、実際のユニット数は2個だ。Conroeの構成を見る限り、整数演算で4命令デコード&実行といっても、額面通りに4つの整数演算を制約なしに並列にできるわけではなさそうだ。もっとも、Micro-OPs Fusionで複数のx86命令を融合させることで、後段の実行ユニット群で実行するuOPs数が減るとすれば、3個で十分と見積もったのかもしれない。

　ロードとストアは、それぞれ1ユニットずつでNetBurstと同数に見える。FPUは1個に見えるが、NetBurstのようにFP Store/Moveパイプも持っているのかどうかはわからない。少なくとも、アーキテクチャ上はK7/K8系より大人しいように見える。K7/K8は、3個のALUと3個のAGU(アドレス生成ユニット)を備え、FPUパイプではFADD、FMUL、FMISCの3ユニットを備える。最大9オペレーション発行の構成だ。

　おそらく、Meromアーキテクチャでは、実効性を考え、ダイをコンパクトにすることを重視して、こうした構成を取ったと想像される。逆を言えば、この構成で高パフォーマンスを発揮できるなら、非常にスケジューリングの効率がいいことになる。

　Merom系はアーキテクチャ上はMemory Disambiguationのおかげで投機的なロードが容易になる。そのため、ロードは強化されてもよさそうだが、ユニット数自体は同じに留まる。実際には、インフライトで制御できるロード数が増やされていると見られる。

　目を引くのは命令フェッチの部分にあるプリデコード(PreDecode)で、ここで何をやるのかが注目される。ちなみに、AMDアーキテクチャもプリデコードを行ないL1命令キャッシュに格納する。可変長のx86命令に区切りをつけたり、どの命令が分岐命令かといった情報を示すプレデコードビットを加える。このプレデコードビットで、各x86命令は識別される仕組みになっている。Intelのプリデコードが同様の処理だけで収まるようなものかどうかは7日にならないとわからない。

●KentsfieldはFSBを2つ備えるPentium D方式

　このほか、Intelのデスクトップ向けクアッドコア「Kentsfield(ケンツフィールド)」についても、姿が見えてきた。

デスクトップ向けチップセット。4コアの「Kentsfield」は2つのFSBを持つ

　プレゼンテーションを見る限り、Kentsfieldは2つのFSB(Front Side Bus)を備える。つまり、90nm版Pentium D(Smithfield:スミスフィールド)や65nm版Pentium D(Presler:プレスラ)と同様の構成だ。Smithfieldのように2個のダイ(半導体本体)を結合させているのか、Preslerのようにマルチダイなのかはわからない。しかし、少なくとも、4コアをオンダイで、クロスバースイッチなどで接続したアーキテクチャではないようだ。この詳細も、IDFで明らかになる。

　この構成にはペナルティがある。まず、キャッシュコヒーレンシ(同期)を取る場合にFSBを経由するとしたら、オーバーヘッドが大きい。また、メモリを多用するアプリケーションでは、FSB帯域がネックとなりやすい。FSBが分岐して複数チップのFSBに接続されるマルチドロップになるため、FSBのスピードも、ある程度制限される。

　サーバーサイドのクアッドコアは、DP(Dual-Processor)の「Clovertown(クローバタウン)」が2007年の第1四半期、MP(Multi-Processor)の「Tigerton(タイガートン)」が2007年中。このスケジュールも明確にされた。

Xeon DP/MPクアッドコアのスケジュールも明らかに

　さらに、その先のメニイコア世代についても、IDFで説明が行なわれる。Intelのプレゼンテーションの中で、初めてヘテロジニアスマルチコア(Heterogeneous Multi-core)という単語が出てきている。汎用CPUコアと、特定目的コアを組み合わせてオンチップネットワークで結ぶという構想だ。

将来はヘテロジニアスマルチコア

　Itanium系では、クアッドコアのTukwilaが新しいシステムインターフェイスを持つことも明確にされた。また、Tukwilaのダイサイズがおそらくかつてないほど巨大になることも示唆されている。下の図のMontecitoが596平方mmのダイで、Tukwilaはそれよりさらに大きくなりそうだ。

IA-64のTukwilaは新しいシステムインターフェイスに

□IDF Spring 2006のホームページ(英文)
http://www.intel.com/idf/us/spring2006/
□関連記事
【3月6日】【海外】IDFでいよいよ公開「Meromアーキテクチャ」
http://pc.watch.impress.co.jp/docs/2006/0306/kaigai247.htm
【2月9日】【海外】Intelの次世代CPU「Conroe」は2.66GHzで第3四半期に登場
http://pc.watch.impress.co.jp/docs/2006/0209/kaigai241.htm

(2006年3月7日)

[Reported by 後藤 弘茂(Hiroshige Goto)]