■後藤弘茂のWeekly海外ニュース■ AMDが次期K8「Revision F」の概要を発表

●パフォーマンス/TDPが向上するRev. F

　AMDは、今年(2006年)第2四半期に発表する予定の、K8の次期リビジョン「Revision F(Rev. F)」の物理設計の概要を、米サンフランシスコで開催されている「ISSCC(IEEE International Solid-State Circuits Conference)」で発表した。Rev. Fでは、DDR2メモリ(DDR2-800まで)、仮想化技術「Pacifica(パシフィカ)」、セキュリティ技術「Presidio(プレシディオ)」のサポートが行なわれ、CPUソケットも全ラインで一新される。

　Rev. Fでは、これら新仕様のサポートために、同じ90nmプロセスでも、物理設計を前世代から一新したという。DDR2-800までの高速メモリに合わせて内部配線を改良、高クロック化で重要となるクロックディストリビューションを改善、また、省電力化を進めた。

　下が、以前のAMDのプレゼンテーションから抜粋したデュアルコアK8の2つのリビジョンのダイだ。左が現行のダイ、右がRev. Fだ。見た目の大きな違いは、Rev. FではL2キャッシュエリアの面積が相対的に小さくなったこと、周囲のI/Oパッドなどがより広くなったこと、2つのL2キャッシュの間にスペースができたことなど。

Dual Core K8 rev. E	Dual Core K8 rev. F

　省電力化によって、Rev. Fでは、パフォーマンス/TDP(Thermal Design Power:熱設計消費電力)がある程度改善される。Opteronの熱設計枠である95W TDPでは、従来のデュアルコアK8が1.35Vで2.2GHzだった(実際には2.4GHzが追加されている)のが、Rev. Fでは同じ1.35Vで2.6GHz動作するという。つまり、Rev. Fの製品では、同じTDP枠でより高速化か、同じクロックでより低TDP化が望めることになる。

　ISSCCでは、サンプルチップは2.6GHz時に7%の周波数マージンと10%の電圧マージンがあると発表された。つまり、2.78GHz@1.35V動作か2.6GHz@1.21V動作が可能だったことになる。CPUは電圧をかければ、ある程度までは高速動作する。

　もっとも、クロックの上限の引き上げはそれほど期待できない。ISSCCでは、Rev. Fのサンプルチップの電圧vs周波数の相関プロット(Shmoo)も公開された。それを見ると、サンプルチップは1.07倍のVdd電圧時(1.44V)でも1.07倍の周波数(2.78GHz)止まりとなっていた。パイプラインアーキテクチャが拡張されたわけではないので、大幅な周波数向上が見込めるわけではなさそうだ。

　また、ISSCCでは、スタティック(静的)リーク電流と周波数の相関も示された。それによると、電圧を1.35Vから1.1Vに落とすと、58%のスタティックリーク電流の削減が可能で、その場合も、周波数は15%しか落ちないという。つまり、低TDPのモバイル版が、より高クロックで動作できる可能性がある。

●チップサイズはリビジョンチェンジでやや大型化

　チップ設計では、シングルコア版とデュアルコア版で、コア自体は同じ設計が流用できるようにしたという。これは、パフォーマンスチューニングなどを容易にするためだと考えられる。シングルコア、マルチコア、キャッシュサイズといった実装の違いを最小に抑える努力をしたために、迅速なテープアウトが可能になったと言う。

　ISSCCで発表されたRev. Fのダイサイズ(半導体本体の面積)は、従来のK8(Rev. E)より一回り大きくなっている。例えば、現行のデュアルコアK8のダイは194平方mm(発表時は199平方mm)だが、Rev. Fのデュアルコアでは220平方mmへと約13%大型化した。同じく、シングルコアの1MB L2キャッシュ版K8は106平方mm(初期は115平方mm)だったのが、Rev. Fのシングルコアコアでは126平方mmへと約18%大きくなる。

　実際にはL2キャッシュSRAMのダイエリアは、Rev. EからRev. Fで縮小している。1MB L2分がRev. Eでは41.4平方mm(デュアルコアの場合82.8平方mm)だったのが、Rev. Fでは38.7平方mm(デュアルコア77.4平方mm)だ。そのため、相対的にロジック部分のダイエリアの増大比率はさらに大きくなっている。

　トランジスタ数も同様に増加している。従来のデュアルコアK8が233M(2億3,300万)なのに対して、Rev. Fは243M(2億4,300万)と4%ほど増加。従来のシングルコアK8が120M(1億2,000万)に対して、Rev. Fは129M(1億2,900万)と7.5%増加。

　Rev. Fのプロセス技術自体は、以前の90nm世代のリビジョン(Rev. D/E)と変わらない。90nm PD-SOI(partially-depleted silicon-on-insulater)、9層Cuメタル、デュアルゲート酸化膜厚で、基本的には同じだ。しかし、キャッシュSRAMのダイエリアなどが小さくなっていることから、SRAMセルなどが小型化したと推定される。トランジスタ数の増加の比率に比べて、ダイが大型化しているのは、増えたのがロジック部分であることや、今後のマスクチェンジでまだシュリンクするためだと推定される。

●DDR2-800に最適化した内部データトランスファ

　トランジスタ数が増えたのは、仕様の強化に合わせて内部機能を改良したためだ。

　例えば、Rev. FではDDR2のサポートのために、CPU内部の配線を革新した。AMDはRev. Fでは、DDR2-800までのサポートを予定している。従来のDDR-400の2倍のメモリ転送レートとなるため、CPU内部の配線を革新した。

　下が、ISSCCでの発表をもとに、以前のAMDのプレゼンテーションから抜粋したダイ写真をベースに作ったダイレイアウトだ。Rev. Fは従来同様に、メモリのパッドがダイの周囲の下半分を占める。一方、メモリコントローラは2つのコアの中間にある。つまり、間にはL2キャッシュがある。

K8 Rev. F ダイレイアウト PDF版はこちら

　従来は、DDR1パッドからメモリコントローラまでは、L2キャッシュの中のリピータとラッチを経由していた。しかし、この構造では高速化やキャッシュの大型化などに対応しにくい。そのため、Rev. Fでは、データはL2キャッシュの間のルーティングチャネルを通じて、ソースシンクロナストランスファされるように改良されたという。また、メモリコントローラ自体も、デュアルコアサポートのために8%ほど大きくなっているという。

　クロックディストリビューションも改良された。デュアルコアのRev. Fでは、3個のPLLジェネレータをオンチップで備える。2個は3リンクのHyperTransportに、1個が2つのCPUコアとメモリコントローラにクロックを供給する。クロックプレーンは全部で9個に分かれている。各CPUコアがそれぞれ4プレーンで、メモリコントローラが1プレーンとなる。

　2つのCPUコアのクロックグリッドはそれぞれ個別にディセーブルできる。省電力モード時には、それぞれのCPUコアはディセーブルされ、メモリコントローラはシステムクロック(200MHz)の1/256まで落とされる。また、粒度の小さなクロックゲーティングも、より拡張されたという。

　これらの例のように、Rev. Fは、従来のリビジョンと比べると、各所に様々な改良が加えられており、そのためにややダイが大型化した。

　もっとも、実装コストの低いフィーチャもある。Pacifica/Presidioについては、新命令はいずれもマイクロコード実装されている。そのため、オンチップROMの多少の増加やTLBのタグの拡張など、ミニマムのコストで実現されているという。

●トランジスタの90%を高しきい電圧タイプに

　ISSCCでは、省電力技術についても、一部が明かされた。

　AMDは、Rev. Fでは3種類のしきい電圧(Vt)の異なるトランジスタを使っている。しきい電圧が高いトランジスタほど、動作は遅いがリーク電流が少ない。逆に、しきい電圧が低いトランジスタは、高速に動くが非常にリーク電流が多い。電力とパフォーマンスのトレードオフを決めるのが、しきい電圧だ。そのため、CPUベンダーは、複数のVtのトランジスタを組み合わせて、消費電力とパフォーマンスのバランスを取るのが一般的だ。

　Rev. Fの場合、高しきい電圧(High Vt)、通常しきい電圧(Regular Vt)、超低しきい電圧(Super Low Vt)の3種類のトランジスタを混在させる。2種類ではなく3種類のトランジスタを混在させることで、より効率的に電力とパフォーマンスのバランスを取る。CPUの構成トランジスタの、それぞれの比率は以下の通り。

　High Vtトランジスタは、SRAMセルやタイミングクリティカルではないパスに使う。Regular Vtはタイミングクリティカルパスにのみ使う。Super Low Vtは、非常にリーク電流が多いので、ごく限られた場所にだけ使う。

　つまり、AMDは、できる限りHigh Vtトランジスタにしてリーク電流を抑え、クリティカルなパスもできる限り中間的なRegular Vtにし、Super Low Vtの使用を最小限にしたというわけだ。ちなみに、AMDはK8では以前から3タイプのVtを使い分けている。2004年8月のプロセッサカンファレンス「Hotchips」でも、「Low Power AMD Athlon 64 and AMD Opteron Processors」の中でHigh/Medium/Lowの3タイプのVtを使っていると説明している。ただし、各Vtの比率などが正確に明らかにされたのは、今回が初めてだ。

　さらに、AMDは異なるVtトランジスタの「スワップリスト(Swap List)」をCADツールで生成できるようにしたという。比較的簡単に、個々のトランジスタのVtを切り替えることができるようにすることで、パフォーマンスとリーク電流の再バランスを取る仕組みのようだ。それによって、異なる市場への適用のためのVt切り替えや、製品のライフタイム中でのVt切り替えができるようになったという。

　これは、おそらく、AMDがK8系の派生チップとして「Turion 64」を作り分けることができている理由の1つだ。AMD関係者はTurion 64ではプロセスオプションが異なると説明していた。リークを抑えるには、当然、各Vtの比率もデスクトップチップとは異なるはずだ。簡単に異Vtトランジスタをスワップできる仕組みを備えていれば、派生も容易になるだろう。ちなみに、Hotchipsのプレゼンテーションでは、ゲート酸化膜厚も、デスクトップとモバイルでは異なると説明されている。

　フィーチャの追加とともに物理設計も大幅に改良されたRev. F。AMDは、この新K8を今年中盤から全ラインで投入してゆく。2007年の中盤までは、Rev. Fの時代となる。

□関連記事
【2月6日】【海外】IBMとの共同開発で変わるAMDのCPU
http://pc.watch.impress.co.jp/docs/2006/0206/kaigai239.htm
【2月2日】【海外】謎が多いK10アーキテクチャの方向性
http://pc.watch.impress.co.jp/docs/2006/0202/kaigai238.htm
【1月30日】【海外】ヘテロジニアスマルチコアも視野に入れたAMD
http://pc.watch.impress.co.jp/docs/2006/0130/kaigai237.htm
【1月23日】【海外】市場ごとに仕様を変えるAMDのCPU戦略
http://pc.watch.impress.co.jp/docs/2006/0123/kaigai234.htm
【1月19日】【海外】K8以降大きく変わったAMDのCPU開発サイクル
http://pc.watch.impress.co.jp/docs/2006/0119/kaigai233.htm

□バックナンバー

(2006年2月8日)

[Reported by 後藤 弘茂(Hiroshige Goto)]