■後藤弘茂のWeekly海外ニュース■ 市場ごとに仕様を変えるAMDのCPU戦略

2005年12月に公開されたAMDのモバイルプラットフォームロードマップ

　前回、AMDが次世代CPUコア「K10」の開発を進める一方で、2007年にK10とはまた異なる、現行の「K8(Athlon 64/Opteron)」コアの拡張と見られる新CPUコアを投入すると書いた。AMDはこの2つ異なるCPUコアを、それぞれ異なるマーケットセグメントにフォーカスする計画らしい。ある関係者は、「これまでは、1つのCPUコアを全ての市場に充てていた。しかし、今はサーバー向けに(新しい)コアを開発しているが、それとは別に、Pentium Mのような、消費電力の低いコアも用意する」と語る。

　サーバー向けがK10、低消費電力コアが現行コアのK8発展型と見られる。Intelの場合も、Pentium M(Banias:バニアス)は、Pentium IIIを発展させたコアだった。その意味で、Pentium Mという表現は、このコアの本質を表していると見られる。

　AMDが、「K9」のキャンセル後も、K10アーキテクチャの開発を継続していることはすでに判明している。K10ではCPUコアアーキテクチャを刷新してコア自体の性能は上げるが、初期の用途はサーバーと推測される。このことは、K10が比較的大型で消費電力が多いアーキテクチャになることを示唆している。どちらかと言えばパフォーマンスを重視した設計で、将来的にプロセス技術の微細化で消費電力を下げて行く、伝統的な方式に則る可能性がある。

　その一方で、現行のK8コアの拡張版コア(K8L)は、コアを小さく保ち消費電力の増大を抑えるところにポイントを置くと見られる。2007年に登場するコアは、こちらの系統になると推測される。AMDが2005年12月に東京で行なったモバイルテクノロジの説明会の際に、AMDのChris Cloran氏(Mobile Division Vice President, Microprocessor Solution Sector)示したモバイルプラットフォームロードマップで、将来CPUコアの欄が「New Mobile Core」と、わざわざモバイルをつけた名称になっていたことからも、ここに位置するコアが低消費電力であることが裏付けられる。K10にはまだしばらくかかると見られるため、K8コアのリフレッシュの方が先に登場するだろう。

●2006年にRev.F、2007年に新コアの2ステップ

　AMDは、昨年(2005年)11月に開催した「Analyst Day」で、2007年までのテクノロジロードマップと、2008年までの技術革新のプライオリティリストを明らかにした。この内容は、6月に行なった「Analyst Day」の延長で、6月の時点でも、2007年に新コアを投入することなどは明らかにしていた。

　しかし、11月のカンファレンスでは、より包括的に中期的なAMDの技術方向性を明瞭にした。2005年中にAMDが行なったプレゼンテーションを通して見ると、K10までのAMDの大まかな戦略が見えてくる。

　まず、短期的なAMDの戦略を整理、それから中期的なビジョンを概観してみたい。

　下の3つのロードマップが、2005年11月のAnalyst Dayで示されたものだ。2006年のボックスにあるのは、K8コアの「Revision F(Rev. F)」でイネーブルされる機能だ。すでに広く知られている通り、2006年第2四半期から投入されるRev. Fでは、DDR2メモリ、仮想化技術「Pacifica(パシフィカ)」、セキュリティ技術「Presidio(プレシディオ)」のサポートが行なわれ、ソケットも一新される。

　次に、2007年にはサーバー、デスクトップ、モバイルの全ラインで新CPUコアが投入される。下のロードマップでは、2007年のボックスがいずれも新コアになっている。もっとも、2007年と言っても早期に登場するわけではない。2005年12月にAMDのCloran氏は、「2006年に登場する現行のアーキテクチャの改良版が2007年もしばらく続き、その後に後継のコアが登場する。2006年と2007年の境は、図よりも実際には左にずれている」と説明していた。新コアは2007年後半以降ということになるだろう。

11月のアナリストデイで公開された、AMDのCPUロードマップ(別ウィンドウで開きます) PDF版はこちら

　ロードマップの通り、デスクトップCPUでは、より大容量のキャッシュ搭載、DDR3メモリのサポート、HyperTransport 3.0の導入を行なう。DDR3メモリは、本格的には2007年に普及が始まる。AMDはDDR2の時と異なり、DDR3ではメモリの立ち上がりに合わせてサポートを行なう計画でいる。逆を言えば、そのための手だてを考えたことになる。

　HyperTransport 3.0は、2006年6月のプレゼンテーションでは“xGHz HT”となっていた。そのため、最大のポイントが転送レートの引き上げにあることがわかる。

●モバイルに特化したCPU

　モバイルでも新コアではDDR3メモリをサポートする。ただし、Analyst Day後のCloran氏のプレゼンテーションでは、モバイルのサポートメモリはDDR2/3となっていた。モバイルでは、デスクトップとはメモリ戦略が異なる可能性がある。ちなみに、Rev. Fでは、AMDはモバイル向けに新ソケット「Socket S1」を導入するため、デスクトップとは異なるソケット/異なるメモリサポートを継続するアプローチもありうる。

　また、AMDは、モバイルでは、共有キャッシュ構成のCPUを計画している。AMDの現行デュアルコア製品は、いずれもCPUコア毎にL1とL2キャッシュを備える構成だ。これは、デュアルコア版のTurion 64でも変わらない。しかし、新コアでは、おそらくL2キャッシュを共有化した構成のCPUを、独立L2キャッシュCPUと平行して投入する。AMDのCloran氏は「独立キャッシュか、共有キャッシュかは、製品とセグメントによる」と2系列のモバイルCPUの存在を示唆する。これは、60W TDPのデスクトップ代替ラインはデスクトップ同様の独立L2キャッシュ構成で、35W以下のモバイル製品は共有L2キャッシュ構成になるという意味だと推定される。

　モバイルに共有キャッシュ版を投入するのは、消費電力低減のためだと見られる。一般的に、共有L2キャッシュの方が、キャッシュを効率的に利用できる。また、キャッシュ間でのデータの転送などが不要になる分、消費電力的に有利になる。そのため、キャッシュ量も減らし易く、キャッシュSRAM量を抑えてリーク(漏れ)電流を減らしやすい。Intelが、Intel Core Duo(Yonah DC)で共有L2キャッシュを採用したのはそのためだ。

　AMDがモバイルに共有キャッシュ構成を採用することは、AMDが2007年にはモバイル向けに特化したコンフィギュレーションのダイ(半導体本体)を作ることも意味している。現在のAMDのモバイルCPUは、Turion 64系であっても、構成自体はデスクトップ向けと変わらない。しかし、2007年には、キャッシュ構成の異なるCPUをモバイル向けに持ってくる。

　ちなみに、AMDは現在のTurion 64では、構成は同じでも、プロセス技術はデスクトップ/サーバーCPU系列と異なっている。90nmプロセスでは、Athlon 64やOpteron、Sempronはスタンダードなプロセステクノロジを使うが、Turion 64系には、低リーケッジ(漏れ電流)のプロセスを使って製造しているという。そのため、同じK8系コアでもTurion 64は、平均消費電力面では有利になる。また、通常プロセス品から低消費電力動作のダイをピックアップした選別品ではないため、製造量が限られるという問題もない。ちなみに、モバイル向けのSempronは、デスクトップCPUと同じプロセスを使った選別品だ。

　AMDでは、スタンダードなプロセスと低リーケッジプロセスは、ラインでロット単位で切り替えが可能だという。これは、低リーケッジCPUの製造に、制約が少なく、フレキシブルに製造量を増やすことができることを意味する。AMDは、同様のプロセスオプションを65nmでも維持すると見られる。おそらく、共有L2キャッシュのモバイル特化CPUは、このプロセスで製造されることになるだろう。

　また、Cloran氏のロードマップには、2007年のモバイルCPUでは、省電力とサーマルの管理も拡張するとなっている。HyperTransport 3.0は、Analyst Dayのプレゼンテーションにはないが、Cloran氏のプレゼンテーションにはある。そのため、これも、CPUのタイプによって異なる可能性がある。

　また、AMDは、2007年世代では、より低いTDP(Thermal Design Power:熱設計消費電力)ラインのCPU製品を投入する可能性がある。AMDは、これまでも、IntelのLV(低電圧)版やULV(超低電圧)版にあたるTDPのCPUの投入を検討してきた。2006年のRev.Fでも、LV/ULVは検討に上ったが、実現しなかったという。

　AMDにとって、低TDPの製品ラインは、作ろうと思えばいつでもできるが、満足できるパフォーマンスレンジで、Intelに十二分に対抗できる製品にできるかどうかが、常に問題になるという。LV/ULVは、選別品となるが、正式に製品化するとなるとバリデーションやマーケティングなどにコストがかかる。そのため、それに見合うだけの市場が取れる見込みがないと難しいという。つまり、ある程度のシェアを奪える確証がないと、参入の踏ん切りがつかないというわけだ。

　AMDは、より消費電力を下げる次のコアが、そのチャンスになる可能性があると見ているらしい。それだけ、AMDが次のモバイルCPUの、パフォーマンス/TDPに自信を持っていることになる。もし、LV/ULV投入が実現すると、2007年には低TDPラインでもIntelに敵が登場することになる。

●クアッドコアでIntelとAMDがぶつかる2007

　AMDは、現在、サーバーCPUに大きなリソースを割いている。ロードマップにもそれは反映されており、2007年にもっともアグレッシブな拡張が行なわれるのはサーバーCPUとなっている。

　以前レポートした通りサーバーでは、AMDはCPUコア数を4個にしたクアッドコア(Quad-core)CPUも投入する。AMDがクアッドコアを2007年に投入することは、皮肉なことにIntelの戦略変更によって明らかにされた。

　Intelは、2005年10月に2007年のサーバーCPUロードマップを変更、クアッドコアを前倒しにするために、IA-64系とインターフェイスを共通化させたコモンプラットフォーム(Common Platform)の「Whitefield(ホワイトフィールド)」をキャンセル。より迅速に投入できる「Tigerton(タイガートン)」へと切り替えた。複数の業界関係者が、Intelのこの動きは、AMDのクアッドコアCPU投入に対応するための動きだったと伝えていた。Intelは、この時点までにAMDの戦略を掴んで検証、対抗策を組み立てたことになる。ちなみに、Intelは2007年にはハイエンドデスクトップにもクアッドコアを投入する。AMDについては、デスクトップに持ってくるかどうかは、まだ明らかにされていない。

　クアッドコアで衝突するIntelとAMD。ただし、現行のアーキテクチャ同士で比較すると、クアッドコア化ではIntelの方が不利になる。IntelのCommon Platformでは、FB-DIMMインターフェイスとシリアルポイントツーポイントFSB「CSI」が統合される計画だった。そのため、クアッドコアに必要なだけのメモリ帯域を得ることができるはずだった。だが、Tigertonが現行FSBの拡張版だとすると、IntelのクアッドコアではFSBがボトルネックになる可能性が高い。AMDはより広いメモリ帯域を得られるため、この点では有利だ。この他、AMDは32way以上のマルチプロセッサ構成も2007年に実現する。

　また、AMDはサーバーCPUでL3キャッシュの搭載も予定している。これまでAMDのサーバーCPUはデスクトップ向けと同じL1/L2のキャッシュ階層で、L3キャッシュは載せていなかった。そのため、ダイ(半導体本体)自体は、ハイエンドデスクトップと事実上共通だった。しかし、2007年のコアでは、モバイルとデスクトップのダイが分かれるように、サーバーCPUも製品によってはデスクトップとダイが異なると見られる。

　クアッドコアラインの投入やL3搭載が意味することは、AMDがサーバーCPUではダイサイズを従来より大きくしてもいいと決断したことだ。K8では、サーバー系であっても、AMDはIntelよりダイを小さく留めることに注力していた。これは、製造コストの高い大型ダイのCPUを作っても、高価格で売れない可能性があることを懸念していたためだと推定される。しかし、サーバー市場での成功を重ねた結果、AMDはサーバーCPUについて、自信を深めたようだ。

　このほか、AMDは、サーバーCPUでは、RAS機能の拡張やI/O仮想化機能も2007年に導入する予定でいる。メモリRAS以上のRAS機能を提供すると見られるが、具体的な内容はまだわからない。I/O仮想化がロードマップにある点は、Intelと共通だ。IntelとAMDのどちらも、仮想化を発展させ、最終的にはIBM系の技術に限りなく近づけようとしているようだ。

　こうして見ると、AMDは2007年には、Rev. F以上の大きなジャンプを計画していることがよくわかる。明瞭になってきたのは、市場セグメント毎に、CPUのコンフィギュレーションを最適化しようという動きだ。K8世代と異なるのは、市場毎にCPUコア以外の部分(un-core)の構成がかなりバリエーションに富んでいること。そして、それは、おそらく2007年以降のアーキテクチャへとつながって行く。

□関連記事
【1月19日】【海外】K8以降大きく変わったAMDのCPU開発サイクル
http://pc.watch.impress.co.jp/docs/2006/0119/kaigai233.htm

□バックナンバー

(2006年1月23日)

[Reported by 後藤 弘茂(Hiroshige Goto)]