■後藤弘茂のWeekly海外ニュース■ AMD、デュアルコア版Opteronの詳細を公開

米AMD Kevin McGrath氏

　米San Joseで10月4日から開催されているFall Processor Forum(旧名Microprocessor Forum)で、AMDは次世代のデュアルコアOpteronの概要とパフォーマンス予測などを明らかにした。それによると、シングルコアより数段低い動作周波数であっても、デュアルコアOpteronは125～150%以上も高いパフォーマンスを発揮するという。

　スピーチに立ったKevin McGrath氏(AMD Fellow, Manager, AMD Opteron Processor Architecture and RTL)は、まず、AMDがAthlon 64/Opteron(K8ファミリ)の設計当初から、マルチコア(デュアルコアを含む)を計画していたと説明。'99年のMicroprocessor ForumでのAMDのプレゼンテーションを示し、消費電力の増大がCPUの動作周波数を制約するようになることを予見して、その解決策のひとつとしてマルチコアを考えていたことを示した。

AMDが99年のMicroprocessor Forumで示したプレゼンテーション。CPUの周波数が頭打ちになることを予測、マルチコアを計画している

　そのため、AMDは、K8の設計では、最初からマルチコアに最適な設計をしたという。もっとも重要なポイントは、パイプラインを比較的短く止めたこと。K8のパイプラインは、整数演算12ステージで、パイプラインを短くすることで、電力効率がよく、ダイ(半導体本体)が小さいCPUにしたという。それは、マルチコア構成にした時には、電力効率とダイサイズが重要になるためだとMcGrath氏は説明する。また、ノースブリッジ機能の統合も、マルチコア化を容易にするためのキーイノベーションだったと言う。

　AMDは計画通りにデュアルコア化を進めた。現在はデュアルコアCPUのバリデーション中で、近くOEMにサンプル出荷を開始するという。Opteron系が2005年中盤、Athlon 64 FX系が2005年後半で、この計画は変わっていない。

●シングルコアと同消費電力でデュアルコアを実現

　デュアルコアのOpteronのトランジスタ数は2億500万。ダイサイズは正確な数字は明らかにされなかったが、「90nmプロセスのおかげで、デュアルコアは量産可能なダイサイズに収まった。シングルコアのAthlon 64と、ほぼ同じサイズだ」(McGrath氏)という。

　AMDは、デュアルコアOpteronのTDP(Thermal Design Power:熱設計消費電力)が95Wになることを明らかにした。「我々は、(デュアルコアでも)90nmの電力ロードマップに留まっている」とMcGrath氏は、これが90nmプロセスでのシングルコアCPUのTDP枠と同じであることを指摘する。95Wは、Intelの2005年のPerformance FMBのTDPである125Wよりも30W低い。つまり、Intelのデュアルコア「Smithfield(スミスフィールド)」よりも、TDPが低いことを示している。

　また、デュアルコアOpteronは従来の「Socket 940」を継承する。つまり、既存のOpteronとはソケット互換となる。そのため、最初のデュアルコア版Opteronのメモリサポートは、現行のDDRメモリに留まることを、McGrath氏はパネルディスカッションの中で認めている。

　要約すると、AMDの90nmデュアルコアOpteronは、0.13μmシングルコアOpteronとほぼ同じダイサイズ、同じソケットで、そして、90nmシングルコアOpteronと同程度のTDPになるというわけだ。「同じパッケージ、同じサーマルと冷却の枠で、より高いコンピューティングパワーが手に入る」とMcGrath氏は強調する。

　特にTDPはマジックのようだが、もしろんタネもシカケもある。TDPの制約に合わせるために、AMDはデュアルコアCPUの動作周波数を、同プロセス世代のシングルコアよりも若干落とす。「電力の制約のために、シングルコアバージョンより数段(several)低いスピードグレードになるが、90nmのおかげで競争力のあるクロックになるだろう」とMcGrath氏は言う。ちなみに、McGrath氏はこのあとで、「多少(a few)低いスピードグレード」とも言い換えている。英語でseveralだと通常5～6程度、a fewだと通常2～3程度の語感で、このあたりは微妙だ。この件は、次に説明するパフォーマンス予測とも関係して来る。

　ちなみに、デュアルコアはTDPの面では有利な点がある。それは、コアを2個にしてもTDPは2倍にはならないからだ。これは、簡単な話で、2つのCPUコアが同時に負荷ピークに至るケースが少ないからだ。ほとんどの場合、CPUコア0の消費電力がピークになっても、CPUコア1の消費電力はピークに至らないため、TDPは1.x倍にしかならない。

●大幅な性能向上を達成するデュアルコア

AMDが示したデュアルコアのパフォーマンス予測。Nが周波数グレード。ブルーがシングルコアCPUのデュアルプロセッサ構成、レッドとグリーンがデュアルコアCPUのデュアルプロセッサ構成。レッドはシングルコアCPUより“5グレード分”動作周波数が低く、グリーンは“3グレード分”動作周波数が低い

　AMDは、今回、デュアルコアのパフォーマンス予測も初めて示した。

　物理CPUが2個の構成で、シングルコアCPUとデュアルコアCPUの性能をSPECベンチマークで比較している。つまり、シングルコアCPUの場合は単純にデュアルプロセッサ構成となり、デュアルコアCPUの場合には物理CPUではデュアルプロセッサ構成だがCPUコアでは4プロセッサコア構成となる。

　ブルーがシングルコアCPUの性能、レッドとグリーンがデュアルコアCPUの性能。シングルコアとデュアルコアのクロックは同じではない。高クロックのシングルコアCPUと、クロックが2段階で低いデュアルコアCPUの性能を比較している。具体的には、レッドのデュアルコアCPUは、シングルコアCPUより“5グレード分”動作周波数が低く、グリーンのデュアルコアCPUは、“3グレード分”動作周波数が低いという。“-5グレード”が「several」、“-3グレード”が「a few」の例ということになる。

　グラフはシングルコアCPUを100とした相対性能。浮動小数点演算性能の指標であるSPECfp_rate2000で-5グレードデュアルコアCPUが125%以上、-3グレードデュアルコアCPUが140%弱程度。整数演算指標であるSPECint_rate2000で-5グレードデュアルコアCPUが140%以上、-3グレードデュアルコアCPUが150%以上。

　AMDが実際にどの周波数でシングルコアとデュアルコアを比較したのかはわからない。そもそも、“グレード”もあいまいな表現なので難しい。しかし、例えば、シングルコアが2.4GHzで、-3デュアルコアが2.1GHz、-5デュアルコアが1.9GHzだとすれば、この性能差は納得ができる。いずれにせよ明確なのは、AMDがデュアルコアCPUを、シングルコアCPUよりも低い周波数で出しても、デュアルコアの性能優位を十分に主張できることだ。同じインフラ、同じTDPで、得られる性能向上としては非常に大きい。

　ただし、シングルスレッド性能だけを取り出すと、どうしても周波数が高いシングルコアCPUの方が勝ってしまう。AMDが、デュアルコアのAthlon 64 FX後継CPU「Toledo(トレド)」を投入したあとも、シングルコアのAthlon 64 FX後継CPU「San Diego(サンディエゴ)」を供給し続けると9月に行なったブリーフィングで説明した理由は、このあたりにありそうだ。

●ボトルネックとなるメモリ

　AMDはこの他、設計上のハードルや、コアの拡張点などについても説明した。コアの拡張で目立つのはSSE3命令がサポートされていること。

　また、AMDは将来CPUのビジョンも示した。

(1)より多くのCPUコア

(2)より多くのメモリコントローラ(新メモリ技術のサポート、DDR2/DDR3/FB-DIMM)

(3)より高速なHyperTransport

(4)より大規模なマルチプロセッサ構成

(5)より進んだ省電力管理

　(1)の、より多くのCPUコアは、自然な流れだ。おそらく90nmではAMDとしてはデュアルコアCPUが限界だろうが、65nmプロセスになればより多くのCPUコアを集積して来るとみられる。ダイサイズ的には4コアも搭載できるようになるからだ。

　(2)の、より多くのメモリコントローラと新メモリのサポートも重要だ。マルチコア化ではメモリ帯域がシステム上のボトルネックになるからだ。これは当たり前の話で、CPU内部の性能が高まれば、メモリにもそれに見合った転送能力が求められるようになる。でなければ、メモリがネックになって、CPUがストールして、結局性能が上がらなくなる。これは、CPUベンダーがデュアルコア化を決意した時点から予見できていたことで、IntelとAMDの両社が、次期広帯域メモリの議論に熱心に参加している理由はここにあると思われる。

　AMDは、この問題の解決のため、将来のCPUではDDR2/DDR3/FB-DIMMといった新メモリ技術に対応することも明確にした。面白いのは、ここでAMDが、より多くのメモリコントローラ(more memory controllers)とも言っていることだ。しかし、現状でもOpteron/Athlon 64 FXのピン数は939/940ピン。2チャネル以上のメモリインターフェイスを実装することが現実的には見えない。

　ただし、AMDがFB-DIMMを次のOpteron系CPUのメモリインターフェイスに採用するなら話は別だ。FB-DIMMでは、ピン数が大きく減るため、多チャンネルのインターフェイスを実装することが可能になる。実際、McGrath氏はパネルディスカッションの中で、FB-DIMMがこの問題の解決になると示唆した。

　FB-DIMMは、現在のDDR2のRegistered DIMMの事実上の後継となり、DDR2とDDR3の2世代にまたがってサポートする。つまり、AMDはFB-DIMMをサポートすることで、少なくともサーバーサイドでは、より多くのメモリチャネルと、DDR2→DDR3へのある程度シームレスな移行を実現できる。DDR2 Registered DIMMは、サーバーサイドでは短命に終わりそうなので、AMDはOpteronではDDR2インターフェイスはスキップしてFB-DIMMへとジャンプする可能性もある。問題は、クライアントサイドのAthlon 64ファミリだ。こちらについては、DDR2/3をサポートしていくだけなのかどうか、そのあたりはまだ見えない。

　(3)の、HyperTransportの高速化については、以前からAMDは取り組んでおりこれは既定の路線だ。CPUコアが2倍になる分、近い将来、AMD CPUは、マルチプロセッサ性能を維持するためにHyperTransportを倍速にしなければならなくなる。

　(4)の、より大規模なマルチプロセッサ構成については、今回は具体的な話はなかった。

　(5)の、より進んだ省電力管理では、AMDは「Split power planes」によってCPUとノースブリッジ部分の電力管理を分離する例を示した。CPUがアイドル状態でコア電圧を下げても、ノースブリッジ側は機能を続けるようにするという。

AMDのプレゼンテーション

　こうしてみると、現在のCPU消費電力の増大をどう予測したかが、AMDとIntelのCPU設計の分かれ道になったことがよくわかる。消費電力が周波数を制約するとして最初からクロック当たりの電力効率を高める設計にしたAMDに対して、Intelはこの問題を甘く見てクロック向上に頼った節がある。

　Intelが採用したSMT(Simultaneous Multithreading)技術であるHyper-Threadingは、TDPを逆に引き上げる。また、IntelはSMTを採用することで、メモリレイテンシをある程度隠蔽し、パイプラインストールの影響を軽減することで、CPUをより高クロックにする方向へと走った。90nm版Pentium 4(Prescott:プレスコット)への移行でさらにパイプラインを深くしたことは、Intelの認識がAMDとはかなりずれていたことを示している。

　もっとも、Athlon 64/Opteronは、この比較的短いパイプラインのために、20段以上のパイプラインを持つPentium 4とのクロック競争では不利になった。特に、周波数がものを言うデスクトップでは、AMDは苦い思いをした。しかし、それは、マルチコア化のための布石だったというわけだ。

　AMDの主張の通りだとすれば、K8アーキテクチャがその本領を発揮するのは、デュアルコアになってからということになる。逆に、電力効率が悪くCPUコアサイズが大きいPentium 4系は、Athlon 64/Opteronよりマルチコアでは不利ということになる。もし、AMDの方がIntelより、デュアルコアCPUの周波数低下を小幅に納めることができれば、AMDはデュアルコア世代ではIntelに対して有利になる。もちろん、Intelがマルチコアに最適化したCPUコア(Merom?)を出してくると、話は別になるかもしれないが。

□Fall Processor Forumのホームページ(英文)
http://www.mdronline.com/fpf04/
□関連記事
【6月18日】Intelに先行するAMDのデュアルコアCPU戦略
http://pc.watch.impress.co.jp/docs/2004/0618/kaigai096.htm

□バックナンバー

(2004年10月6日)

[Reported by 後藤 弘茂(Hiroshige Goto)]