■後藤弘茂のWeekly海外ニュース■ IA-32系CPUもデュアルコアからマルチコアへ

　デュアル/マルチコアCPUラッシュ、バーチャルマシン支援、デマンドベーススイッチング(DBS)による省電力化、資産管理支援。

　カリフォルニア州サンフランシスコで開催されているIntelの開発者向けカンファレンス「Intel Developer Forum(IDF)」では、様々なサーバーサイドの技術展望が発表された。デュアル/マルチコア化によってパフォーマンスを増大させつつ、電力消費は抑え、さらに、バーチャルマシンや資産管理などを支援する付加価値を加える。それによって、サーバーをより柔軟で効率的で対投資効果の高い(コストエフェクティブな)ものにしていくという方向性だ。

Prasad Rampalli氏	Abhi Y. Talwalkar氏

　IntelのPrasad Rampalli(プラサド・ランパリ)氏(Vice President, Finance and Enterprise Services, Director and Chief Architect, Architecture and Integration Platforms: 情報サービス＆技術事業本部副社長兼チーフ・アーキテクト)は、サーバーに対する要求の増大が続いており、このまま何もしなければサーバー数は数年後に2倍に膨れあがってしまうと指摘。デュアル/マルチコア化やバーチャルマシン、モジュラー化が、こうした問題を解決できると説明した。

　IntelのAbhi Y. Talwalkar(アビ・タルウォーカー)氏(Vice President, General Manager, Enterprise Platforms Group:副社長兼エンタープライズ・プラットフォーム事業本部長)はそれを受けて、サーバーCPUロードマップを公開。ますます加速されるデュアル/マルチコア戦略を示した。Intelは、2006年中に85%のサーバーCPUがデュアル/マルチコアに代わると説明している。

オートメーションフレームワークの流れ	パワーマネージメントの発展	デュアルコアへの移行

TCO削減の戦略		エンタープライズサーバーのロードマップ

　今回のロードマップでの最大のポイントは、IA-32系サーバーCPUでもマルチコアCPUが登場したこと。これまで、マルチコアはIA-64系CPUだけで、IA-32系CPUはデュアルコア止まりだった。しかし、Xeon MPの後継となる、IA-32 CPUとしてマルチコアの「Whitefield(ホワイトフィールド)」が据えられた。Whitefieldは、Intelインドが開発中のPentium M系コアを使ったマルチコアIA-32 CPUとしてウワサされていたCPUだ。4個以上のCPUコアを内蔵していると見られる。今回のIDFで、その存在が公式に認められた。ただし、マルチコアであり2006年より先に登場すること以外の概要は、まだ明らかになっていない。

　Whitefieldの登場によって、IA-32とIA-64は、ペースを合わせてデュアルコア→マルチコアへと進化していくことが明らかになった。このことは、Intelがマルチコア時代でも、IA-32とIA-64を併存させることを示している。少なくとも、マルチコアはIA-64だけのアドバンテージではなくなったことになる。

●Tukwila/Whitefield世代でCPUアーキテクチャも刷新か

　今回のIDFでは、Intel初のデュアルコアとなる「Montecito(モンテシト)」がA0シリコンのサンプル段階にあることが明らかにされた。Montecitoについては「IntelのデュアルコアCPU一番手Montecito(モンテシト)」で説明した通り。拡張したItanium2コアをデュアルで搭載した90nmプロセスのIA-64系CPUだ。下のダイ(半導体本体)写真でわかる通り、ダイの大半は24MBのL3キャッシュとなっている。2コアの調停を行なう「Arbiter」は中央の小さなブロックだ。

Montecitoプレゼンテーション

　これまでは、Montecitoの後のIA-64 CPUとしてはマルチコアの「Tukwila(タックウイラ)」が登場する予定だったが、これは変更になった。Tukwilaの前、2005～2006+年の期間に、デュアルコアの「Montvale(モンベール)」が登場する。Montvaleは、65nmプロセスのCPUになる予定だ。一方、Tukwilaは2006年タイムフレームより先の導入となった。Tukwilaのスケジュールが若干後ろへとずれ込んだため、Montvaleが挿入されたと推測される。

　現在、IA-32系CPUとIA-64系CPUでは、システムバスアーキテクチャが異なるためチップセットも異なる。そのため、同じプラットフォームで使うことはできない。この問題も、Tukwila/Whitefieldの世代では解消していくという。「XeonでもItanium2でも、共通のプラットフォームの上で、デュアルコアでもマルチコアでも使えるようにしていきたい」とTalwalkar氏は語る。

　このことは、Tukwila/Whitefieldでは、現在のItanium2/XeonとはFSB(フロントサイドバス)のアーキテクチャが変わることを示唆している。Tukwilaは、CPUコア自体が新アーキテクチャになることが明らかになっており、おそらくIA-32系もWhitefieldでCPUアーキテクチャが一新されると予想される。

　IA-32系CPUでは、Xeon MPに「Cranford(クランフォード)」と「Potomac(ポトマック)」が2005年に投入されることが公式に明らかにされた。これは「EM64Tとマルチコアを急ぐIntelのサーバーCPUロードマップ」でレポートした通りで、両CPUからXeon MP系にも64-bit拡張技術「EM64T」が実装される。

Intelサーバー&ワークステーション用CPU移行図 PDF版はこちら

●仮想マシン支援やデマンドベーススイッチングなども登場

　Talwalkar氏は、マルチコア化の効用のひとつとして「バーチャル化など新技術によりよく対応できる。(バーチャルマシンの)パーティショニングをより細かくできる」ことを挙げた。マルチコア化によって、スレッド並列性が高まれば、複数のバーチャルマシンを、より円滑に走らせることができるという見方だ。

　Intelは、同社のサーバー向けバーチャルマシン支援技術「Silvervale(シルバーベール)」がMontecitoに実装されていることも明らかにしている。Silvervaleは、デスクトップCPUで導入される「Vanderpool(バンダプール)」と同系列の技術で、バーチャルマシンソフトをハードウェアで支援する。現在のソフトウェアソリューションのバーチャルマシンとは異なり、バイナリ変換などのロスをなくすことで、より堅牢で高パフォーマンスのバーチャルマシンを実現する。

　また、今回のIDFではCranford/Potomacに、CPU負荷などに応じて駆動電圧と動作周波数を切り替える「Demand Based Swiching(DBS)」が導入されることも明らかにされた。SpeedStepライクなアプローチで、例えば、3.6GHz/1.4V/100Wから2.8GHz/1.2V/70Wの間で多段階で切り替える。Talwalkar氏のキーノートスピーチでは、DBSのデモも行なわれ、DDR2メモリによるメモリアクセスの効率化との相乗効果で、大幅な省電力が見込めることを明らかにした。技術セッションでは、Xeon DP 3.4GHzで最大28%の省電力効果があると説明された。

　さらに、IntelはPotomacの後のMP CPUとしてデュアルコアの「Tulsa(タルサ)」を投入することも確認した。Tulsaは2006年頃のデュアルコアとして以前アナウンスされていたが、キャンセルになったかどうかが不明なままだった。この他、Xeon DPにキャッシュを強化した「Irwindale(アーウィンデール)」が投入されることも公表された。Irwindaleは、デスクトップCPUの「Prescott(プレスコット) 2M」と同コアのDP向けCPUだ。

　この他、プラットフォーム技術では、メモリ回りのアーキテクチャもIDFのポイントとなっている。Talwalkar氏は「2006年の早期にメモリ技術のシリアル化を実現する」と説明。現在Intelが推進している「Fully Buffered DIMM(FB-DIMM)」の導入を明らかにした。Intelは、JEDEC(米国の電子工業会EIAの下部組織で、半導体の標準化団体)でのFB-DIMM標準化をリードする形で、Intel仕様モジュールの開発を推進している。IDFのキーノートスピーチでは、実際にバッファチップを使ったモジュールでのライブデモが行なわれた。

　デュアル/マルチコア化を進めて行くと、CPU内部の並列度が高まるため、FSBとメモリへの帯域要求が増大する。Intel仕様のFB-DIMMは、シリアルインターフェイスを使い、ピン当たりの転送レートが高いため、マルチチャネル化による広帯域化と大容量化が容易になっている。Intelは、デュアル/マルチコア化を推進するためにも、メモリ回りのインターフェイスアーキテクチャの変革を急いでいる。

□関連記事
【9月6日】【海外】IntelのデュアルコアCPU一番手「Montecito」
http://pc.watch.impress.co.jp/docs/2004/0906/kaigai116.htm

□バックナンバー

(2004年9月9日)

[Reported by 後藤 弘茂(Hiroshige Goto)]