●Baniasシステムはこうなる
今回のMPFでは、1カ月前のIntel Developer Forum(IDF)のときよりも詳細なBaniasプラットフォームのブロック図が公開された。これからわかるのは次のような点だ。
・Baniasの平均消費電力は1W以下
BaniasのFSBは、Pentium 4バスと基本プロトコルは共通だが、低電圧化され、さらに省電力のための新機能が加わっていると言われる。ただし、まだ詳細は明らかになっていない。
●Baniasは多段階で電圧&周波数を切り替え
これは以前のコラム“Baniasは新省電力機能「Geyserville-III」を搭載”でレポートした通り。業界関係者によると「Geyserville-III(ガイザービル・スリー)」と呼ばれているという。多段階のオンデマンド電圧&周波数切り替えは、マルチメディア系アプリケーションの実行で多大な効果がある。ただし、オフィスアプリケーションなどでは、それほど影響がない。Intelは、こうしたBaniasの複雑な電圧制御のために「IMVP IV(Intel Mobile Voltage Positioning)」と呼ばれるボルテージレギュレータの規格も策定した。
「Baniasがsleepモードに入っているときも、Odemは様々な状況を監視している。例えば、Odemがメインメモリにアクセスしていたとする。Odemは、メモリを監視していて、メモリからデータがロードされて来る直前になったら、Baniasのインプットバッファをオンにする。そうすると、Baniasはメモリアクセスの間、バッファをクローズしておくことができるわけだ」。
Eden氏によると、Baniasの省電力制御は、このように他のデバイスと連携しているという。そのため、Eden氏は「Baniasは単一の製品ではなく、チップセットやボルテージレギュレータと密接に結びついたBaniasプラットフォームだ」と説明する。
●90nm版Baniasの存在も明言
また、Eden氏はBaniasの90nmプロセス版が2003年後半に登場することを、公式にプレゼンテーションで明らかにした。これも、以前のコラム“Intel、Banias後継の第2世代モバイルCPU「Dothan」を来年後半に投入”でレポートした通りだ。業界筋の情報によると、この90nm版Baniasは「Dothan(ドーサン/ドタン)」と呼ばれており、来年の第4四半期に1.8GHzで登場するという。
Baniasは大容量のL2キャッシュ(業界筋によると1MB)を備える。これは、メモリアクセスを最小限に押さえて、その結果消費電力を低減するためだ。しかし、キャッシュSRAMの消費電力も、論理回路より小さいとはいえばかにはできない。そこで、BaniasではL2キャッシュSRAMの電力消費を押さえる様々な工夫がされている。
ただし、この方法ではL2キャッシュのリーク電流を抑えることはできない。そこで、リーク電流は回路設計などを工夫して、通常のL2キャッシュより大幅に減らしたという。Baniasの場合、L2キャッシュが巨大なのでこれだけで1W以上の節電ができたという。
また、Eden氏によると、BaniasはL1キャッシュも従来のIntel CPUに比べて大きくなっているという。
●Baniasの高度な分岐予測機構
分岐予測ではBaniasは3つのダイナミック分岐予測アルゴリズムを組み合わせる。
・バイモダルプレディクタ(Bimodal Predictor) バイモダルプレディクタは比較的シンプルな2ビットプレディクタ。標準的なStrongly Taken/Weakly Taken/Weakly Not Taken/Strongly Not Takenの4ステイトで予測をするようだ。これは、ほとんどのCPUで取り入れられている。 それに対して、ローカルプレディクタは、より複雑な分岐を予測し、特にループの検知にフォーカスしているという。これは、ループの反復の回数を、専用のカウンタで数えることで実現する。例えば、あるループで条件分岐が9回までは成立してループを回すが、10回目には分岐が成立せずにループから抜けたとする。その場合、同じループが実行されたときは、カウンタを参照して前回の反復回数分を「taken」にし、10回目を「not taken」にする。通常の分岐予測では、この場合10回目も「taken」と予測するため、必ず予測ミスが生じてしまう。しかし、Baniasの場合には、1回実行したループなら、予測ミスが発生しない。 これに、さらにより広域の予測をするグローバルプレディクタでの予測結果を加えて分岐を予測する。Baniasはこのように3段階の分岐予測アルゴリズムを備え、その結果、予測精度を20%向上させているという。
ただし、最近のCPUはいずれも分岐予測を強化する方向にある。例えば、今回公開されたVIAのNehemiah(C5XL)も、シンプルな構成には不釣り合いなほど分岐予測を強化したCPUだ。また、AMDのHammerも分岐予測可能な範囲を大きく広げて、プログラムサイズの大きな場合の予測精度を上げている。こうして見ると、現在のCPUのトレンドは分岐予測の強化にあることがよくわかる。
●まだ謎のパイプライン段数 今回、IntelはBaniasのパイプライン段数を明らかにしなかった。しかし、Eden氏は次のように示唆する。「Baniasは十分なパフォーマンスを得られるだけのパイプ段数を持っているが、電力を消費しすぎるほど多くはない」。
パイプライン段数は、多ければCPUの動作周波数を上げやすくなる。しかし、その反面、分岐予測をミスしたときのペナルティが大きくなり、ムダな電力消費が増えてしまう。Baniasでは、予測精度を上げた分、Pentium III(10段)よりパイプを深くしてもロスは少ないと見られる。しかし、Pentium 4(20段)ほどパイプを深くしてしまうと、モバイルに適した消費電力は得られないだろう。そこから推測できるのは、BaniasはPentium IIIより多いが、Pentium 4よりは少ない。おそらく、ローティーン程度の段数ではないだろうかと推測される。
□関連記事
(2002年10月17日) [Reported by 後藤 弘茂]
【PC Watchホームページ】
|
|