後藤弘茂のWeekly海外ニュース

IntelがHyper-Threading版Pentium 4を今秋へ前倒し


●Hyper-Threadingの導入時期を3四半期前へずらす

 IntelがデスクトップCPUのロードマップを大きく変更した。まず、Hyper-ThreadingテクノロジのデスクトップPCへの導入を約3四半期、前倒しする。また、Northwood(0.13μm版Pentium 4)コアベースのCeleronの2GHz版投入も、前倒しする。業績が悪くなると攻めに出るIntelの、新たな攻勢だ。

 2つのスレッド(命令ストリーム)を1つのCPU内部で並列に実行できるHyper-Threadingテクノロジ。このテクノロジのデスクトップCPUへの導入は、来年の第3四半期に登場する次世代CPU「Prescott(プレスコット)」からになると見られていた。実際、IntelはOEMにはそれをにおわせる説明をしていたし、これまでPentium 4でHyper-Threadingをイネーブルにするという説明はなかった。ところが、Intelは今年の第4四半期のPentium 4(Northwood:ノースウッド) 3.06GHzでHyper-Threadingをイネーブルすると、突然OEMに通知してきた。Hyper-Threadingの導入は、約3四半期、前倒しされることになる。

 Intelは、周波数帯でHyper-Threadingの有無を切り分ける。3GHz以上はHyper-Threading有り、3GHz未満はHyper-Threading無しとなる。つまり、同じ周波数でHyper-Threading有りと無しのPentium 4が混在することはない。逆を言えば、ユーザーは性能向上が周波数のためなのかHyper-Threadingのためなのか判断しにくい。Hyper-Threadingで性能向上がなくてもわかりにくい。

 また、IntelはHyper-Threading版Northwoodに、特別なブランド名はつけない模様だ。これは、Hyper-Threadingテクノロジをフィーチャして特別なキャンペーンをしないことを意味している可能性が高い。つまり、Hyper-Threadingは比較的ひっそりとスタートすることになりそうだ。

 Hyper-Threadingテクノロジは、じつは初代Pentium 4(Willamette:ウイラメット)からすでにインプリメントしていたと見られる。しかし、Intelはその機能をずっとディセーブルにしてきた。Hyper-Threadingがイネーブルにされたのは今年第1四半期のXeonからで、パソコン向けCPUは今もディセーブルのままだ。だが、Hyper-Threadingはすでにインプリメントされている機能だから、いつでもIntelはイネーブルにできる状態にあった。

Intel デスクトップCPU 最新ロードマップ

●Hammerへの対抗策か

 しかし、Intelは、ソフトウェア側の環境が整っていないことを理由に、Hyper-Threadingの導入を遅らせていた。

 Hyper-Threading搭載CPUは、ソフトウェア側からはバーチャルに2個のCPUとして見える。ところが、物理的なCPU自体は1個しかないため、CPU内部のリソースの競合で性能が十分に上がらないケースが出てくる。それどころか、性能が下がる可能性すらある。つまり、Hyper-Threadingを活かすには、ソフトウェアとハードウェアの両面を今後進歩させてゆく必要があるというわけだ。

 それがいきなりの前倒し導入。ソフトウェア環境が大きく変わったようには見えないのに、今秋、Hyper-Threadingはデスクトップにもたらされることになった。なぜだろう。

 今のところ、合理的な説明はない。しかし、いちばん考えられるのは、同時期に登場するAMDの次世代プロセッサコア「Hammer(ハマー)」への対抗だ。AMDは、Hammerを次世代Athlonとして投入するだけでなく、新ブランド「Opteron」を立てサーバー&ワークステーション用CPUとしても投入する。マージンの高いサーバー&ワークステーション市場へ、AMDが本格挑戦をしてくる。

 Intelは、そのHammerのデスクトップ版登場時期に、技術的なアドバンテージをひとつ増やしたいのかもしれない。つまり、対Hammerのマーケティング的なカードの1枚としてHyper-Threadingを持って来る可能性がある。実際、市場には格好の話題となることは間違いがない。

 また、Hyper-Threadingは助走期間が必要だ。例え、現状のCPUでそれほど顕著に性能が向上しなくても、ソフトウェア側の対応(マルチスレッド化)が進んでいけば、将来ハードウェアでは性能ががんがん向上する可能性があるからだ。つまり、Hammerに将来的に対抗し続けるためにもHyper-Threadingへの対応を促す必要があるというわけだ。

●またまた熱いCPUとなるPrescott

 Intelは今回のロードマップアップデイトで、この他にも重要な変更を顧客に伝えた。まず、次世代CPU「Prescott(プレスコット)」が3.2GHzよりも上の周波数で登場することが明確になった。つまり、Hyper-Threading版Pentium 4が3.06GHzと3.2GHzで登場し、その後、来年後半にPrescottがそれ以上の周波数で登場するわけだ。Prescottの正確な登場時期はまだわからない。これは、Intelにしてもわからないというのが本音だろう。というのは、Prescottは次世代90nm(0.09μm)プロセスで製造されるため、90nmのメドが立たないと見当がつかないからだ。

 Celeronでは、Intelは現在のWillametteコアのCeleronとTualatinコアのCeleronに加えて、新たにNorthwoodコアのCeleronを投入する。夏の終わり頃に登場する2GHz版Celeronからは、Northwoodコアになる見込みだ。NorthwoodコアCeleronは、まだキャッシュサイズがわからないが、TDPが下がるという利点はある。来年第1四半期までには、Pentium IIIアーキテクチャのTualatinベースのCeleronは消えてゆく見込みだ。

 Prescottについては熱設計も明らかになりつつある。Intelは、Prescott用マザーボードのデザインのガイドライン「Flexible Motherboard (FMB)」を用意している。その最初のバージョンFMB1では、CPUのTDP(Thermal Design Power:熱設計消費電力)は最高84Wとなっている。また、駆動電圧が下がるため電流量は最大78Aとこれもかなり多い。さらに、ケース温度も最大69度とPentium 4同様低いため、ヒートシンクの熱抵抗値は0.36C/Wとなっているという。

 熱抵抗値は、(CPUのケース温度-PC筺体内の環境温度)÷TDPなので、(69-38)÷84=0.369で計算上ほぼ合っている。つまり、ヒートシンクとサーマルインターフェイス(ヒートシンクとCPUとの接着素材)合わせて0.36C/Wの熱抵抗値に納めなければならないわけだ。どう考えても、自作では苦労しそうだ。ちなみに、コア電圧はNorthwoodの1.45VからPrescottでは1.225Vに下がる。

●Hyper-Threadingは次世代CPUのベース技術

 IntelはHyper-Threadingが次世代CPUのベースになると考えている。これまでのスーパースカラアーキテクチャのCPUは、IPC(instruction per cycle:1サイクルで実行できる命令数)が2.xで頭打ちになると言われていた。これは、ひとつのスレッド内でリアルタイムに並列性を抽出しようとしているからで、その解決策として複数スレッドから並列性を抽出する「スレッドレベル並列処理(TLP:Thread-Level Parallelism)」の技術が出てきた。

 TLP技術では、スレッドにまたがって並列実行できる命令を抽出して並べ替え、実行ユニットに発行する。そのため、IPCを3以上に高めることができるようになる。つまり、スーパースカラアーキテクチャの性能向上の壁を超えることができるようになる。

 IntelのPatrick Gelsinger(パトリック・ゲルシンガー)CTO兼副社長は「IPCを向上させ続けることができると確信を持っている」、「将来、我々はIPCではなく『TPC(Threads per Clock)』、つまり、1クロックで何スレッドを処理できるかで、CPUの効率を測るようになるだろう。今のパソコン用CPUは、1スレッドパーサイクルでしか実行できないが、Hyper-Threadingでは2スレッドを並列に実行できるようになる。さらに、将来はもっと多くのスレッドを同時実行できるようになるだろう。これはちょうど、CPUの実行ユニットのこれまでの変化と似ている。486の時には1本の命令実行パイプしかなかったのが、Pentiumで2本になって、Pentium Proで7つになったのと同じような進化だ」と4月のIDF-J時に語っている。

 また、TLPによって、CPU性能向上のボトルネックとなっているメモリレイテンシも隠蔽できるようになる。これは以前のコラム「Intelがひたすらメモリ帯域の拡大にこだわる理由」で説明したが、Intelは物理的にメモリレイテンシを短縮するよりも、CPUアーキテクチャで隠蔽する方法を選んでいる。

 つまり、IntelはTLPを次のCPUアーキテクチャのステージと考え、“TPC”を高める方向へと邁進しようとしている。それによって、IPCの向上とメモリレイテンシの隠蔽というボトルネックを打破しようとしている。Hyper-Threadingは、単なる新しい拡張機能のひとつではなく、今後10年のIntel CPUの土台となるわけだ。

□関連記事
【2001年12月14日】0.13μm版Pentium 4にもHyper-Threadingテクノロジを搭載!?
http://pc.watch.impress.co.jp/docs/article/20011214/kaigai01.htm

バックナンバー

(2002年7月25日)

[Reported by 後藤 弘茂]

【PC Watchホームページ】


PC Watch編集部 pc-watch-info@impress.co.jp
個別にご回答することはいたしかねます。

Copyright (c) 2002 Impress Corporation All rights reserved.