Intelは(DDR I規格の)DDR400を検討している。2週間前のCOMPUTEXでは、複数の情報筋からそんな情報も入ってきた。ある関係者によると、いつ採用するといったレベルではないが、採用できるかどうかを検討していることは確実だという。VIA Technologies、SiS(Silicon Integrated Systems)を始めチップセットベンダーが相次いでサポートへ向かったDDR400を、ついにIntelも検討し始めたわけだ。

　しかし、この話には首を傾げる関係者が多い。というのは、DDR400は従来のIntelのメモリ戦略からすれば、絶対にサポートしない類のメモリだからだ。Intelは、モジュールにした時の安定性が高く、互換性も採りやすく、複数のベンダーからかなりの量の出荷が期待できるメモリを選ぶのがポリシーだった。RDRAMを選んだのもそのためで、RDRAMなら高速インターフェイスでも安定して動作させられると踏んだからだった。

　ところが、DDR400は、およそそれとは正反対のメモリだ。まず、そもそもDDR400はDDR333までと異なりJEDEC(米国の電子工業会EIAの下部組織で、半導体の標準化団体)の標準規格ではない。また、従来のDDRメモリのTSOPパッケージでは難しく、FBGAパッケージが要求される。それから、シングルバンクのDIMMでないと、安定性を確保しにくく、互換性でも不安が大きいと言われる。アクセスレイテンシは3-4-4で、パフォーマンスの利点も少ない。そのため、「DDR400のアドバンテージは数字だけ」という関係者もいる。

　しかし、よくよく考えてみると、この数字だけのためにIntelがDDR400に走ったとしてもおかしくはない。というのは、このところのIntelのメモリ戦略は、まさにそういう流れにあるからだ。

●FSBとの同期がズレ始めたIntelのメモリ

　もともと、IntelのDDR戦略は、今年頭のIntel 845はDDR200でスタートして、Intel 845GとIntel 845EからDDR266をサポート、DDR333は来年のチップセット「Springdale(スプリングデール)」でデュアルチャネルとしてサポートするというものだった。これは、非常に論理的な戦略だった。というのは、IntelのCPUのFSB(フロントサイドバス)ロードマップとぴったり合っていたからだ。つまり、下のようになる。

FSB	FSBのクロック	DDRメモリ	DDRメモリのクロック	チップセット
400MHz	100MHz	DDR200	100MHz	Intel 845
533MHz	133MHz	DDR266	133MHz	Intel 845E/G
667MHz	167MHz	DDR333	167MHz	Springdale

　つまり、このロードマップなら、CPUのFSBとDRAMインターフェイスは、同期設計にできる。そのため、メモリアクセスレイテンシをミニマムにするなど、性能を引き出しやすい。FSBの向上とリンクさせてメモリ側も上げてゆくという、じつに論理屋のIntelらしい戦略だった。ところが、これが今ではこういうロードマップに変わってしまっている。

FSB	FSBのクロック	DDRメモリ	DDRメモリのクロック	チップセット
400MHz	100MHz	DDR200	100MHz	Intel 845
533MHz	133MHz	DDR266	133MHz	Intel 845E/G
533MHz	133MHz	DDR333	167MHz	Intel 845PE/GE
667MHz	167MHz	DDR333	167MHz	Springdale

　見ての通り、Intelのサポートするメモリは、FSBより高速になっている。もっともFSBはクアッドパンプなので、帯域的にはFSBの方が上になるため、メモリ帯域を余すということはない。しかし、同期性は悪くなっている。同期性を無視してまでIntelがサポートメモリを高速化したのは、いずれも“マーケット側からのデマンド”のためだ。

●マーケティング上の理由で加速されるメモリ戦略

　まあ、845のDDR266の時は、それもわかる話だった。というのは、すでにDRAMベンダー側はプロセスの微細化でDDR200からDDR266へと移行しつつあり、システムベンダーにとっても短期間でDDR200→DDR266へとサポートを切り替えるのは面倒だった。

　しかし、845PE/GEになると、DRAMベンダー側にもシステムベンダー側にもそうした論理的な理由が見あたらない。どちらもDDR333は来年本格立ち上げで十分と考えていたからだ。

　だから、DDR333のサポート前倒しには、どうみても、Intelのマーケティング上の理由、つまり、「他のチップセットがサポートしているならうちもやる」的な理由しか見あたらない。そう考えると、同じ文脈で、例えば来年のいつかの時点でIntelがDDR400をサポートしてくる可能性はある。他のチップセットにスペックで負けないためにだ。その場合、FSBとの同期性は目をつぶるのだろう。

　もちろん、Intelが800MHz FSB(ベース200MHz)を保ってくれば、DDR400との同期性はよくなるが、これはまだ遠そうだ。例えば、William M. Siu(ウィリアム・スー)副社長兼事業本部長(Vice President & General Manager, Desktop Platforms Group)は、4月に日本で開いた開発者向けカンファレンス「Intel Developer Forum(IDF)」で次のように言っている。「FSBは800MHzまでの可能性はあると考えている。しかし、FSBを高速にすると、マザーボード上の電気配線が技術的に難しくなる。この課題は、マザーボードベンダーと密接に連携して、低コストに解決することが必要となる。533MHz以上、667、800MHzに到達するには、かなりの作業が必要となるだろう」

　つまり、800MHz FSBがすぐに来るわけではない。

●DRAMベンダーにとってはやっかいなDDR400

　一方、DRAMベンダー側から見てもDDR400は難しい。そもそも、DDR400で積極的に動いているのはDRAM業界の2強、Micron TechnologyとSamsung Electronics、ほぼこの2社だ。他のDRAMベンダーは、少なくともこの春までは様子見か否定的だった。その理由は、ほとんどのベンダーでDDR400はイールド(歩留まり)が非常に悪いからだ。DDR400は、DDRメモリの中から400MHz動作品を選別するわけだが、これがあまり採れない。

　例えば、1月のPlatform Conferenceでは、Infineonは「DDR400を実現するには、メモリコア自体をリエンジニアリングしないとならないと当社のエンジニアは言っている。しかし、それには2年かかる。コアの改良に2年かかると、DDR IIが立ち上がってしまうのであまり意味がない」と発言している。

　これには理由がある。現行のDDRメモリは「Prefetch 2」と呼ばれる手法で、2nビットのデータを1クロックで読み書きすることで、メモリコアの2倍のバス転送レートを可能にしている。つまり、メモリコアの周波数はバスの周波数の半分で、DDR400の場合は200MHzとなる。ところが、メモリコアの周波数は、メモリセルの作り方に依存しており、現在のアーキテクチャでは200MHzは相当にきつい。100MHzから上は167MHzまでがいいところで、200MHzでコアを駆動できるチップはあまり採れないと言われる。

　実際に、推進派のMicronですらイールドが限られることを認めている。Platform ConferenceでのMicronのプレゼンテーションでは、DDR400のスピードイールド、つまり1枚のウエーハから採れる率は40%止まりとなっていた。ちなみに、DRAMベンダーにとっては30%以上採れないとビジネスにならないと言われる。

1月のPlatform Conferenceで公開されたMicronの資料
DDRメモリのスピードイールド移行図	DDR400への移行図

　つまり、DDR400はDRAMベンダーにとって、新パッケージに切り替えて、最先端プロセスで生産して、それでもようやく限られた量しか採れないというシロモノなのだ。また、いきなりDDR400を多く採れる設計にすることも難しい。そうすると、原理的にDDR400は、Fabのプロセス移行をガンガン進めて、別パッケージ展開もできるような大手に有利となる。

　もちろん、それでもDDR400を高プレミア価格にできるのなら、まだやる意味がある。しかし、MicronがDDRの立ち上げの時にやったように低価格攻勢をかけるのなら、やるだけ意味がないことになってしまう。あるDRAM業界関係者は「Micronが引っ張っているのも不安材料のひとつ」と言う。

　つまり、低コスト化とプロセス微細化で先行する大手に、第3位以下のDRAMベンダーが同じ土俵で対抗するのは難しい。それなら、次世代のDDR IIにリソースを割いて、そっちで先行した方が得策と考えるのは当然だ。こうした流れにあるため、例えIntelがサポートするとしても、DDR400がDDR266のような本流メモリになることは考えにくいだろう。

□バックナンバー

(2002年6月21日)