|
●Hammerチップセットの問題はUMAアーキテクチャ
「COMPUTEX TAIPEI」では、各チップセットベンダーがHammer向けチップセットを出展したり、AMDの発表会に展示したりした。これは、そもそもAMDと台湾チップセットベンダーのサンプル交換の約束時期がCOMPUTEX前後だったためだ。各社とも、価格競争に入るメインストリーム向けPentium 4チップセットより、Hammer向けチップセットの方が利益が見込めるため力を入れる。Hammerチップセットは、HyperTransportというハードルはあるものの、メモリコントローラがない分はラクだという。
しかし、Hammer向けのUMA(共有メモリアーキテクチャ)型グラフィックス統合チップセットは、じつはチップセットベンダーにとって悩みのタネとなっている。以前にもレポートしたが、その原因はHammerのアーキテクチャにある。HammerはメインメモリをCPU側に接続する構成となっているためだ。UMA構成の場合、グラフィックスコアはCPUにいったんアクセスしてからDRAMにアクセスしなければならないため、メモリアクセスレイテンシが増えてしまう。
この問題について、AMDのDirk Meyer(ダーク・メイヤー)グループ副社長(Computation Products Group)は「一般にグラフィックスパイプラインの方がメモリレイテンシを吸収しやすい。グラフィックス処理の方が反復性が高いからだ」と説明する。つまり、レイテンシがクリティカルなCPUからのアクセスを短くした方が、パフォーマンスの点では合理的というわけだ。
だが、チップセットベンダー側から見ると、これまでのアーキテクチャでは把握できていたレイテンシが予測できなくなるため、これは難しいという。特にフレームバッファでは問題が出るという。「スクリーンリフレッシュを考えると、どうしてもレイテンシは解決しなければならない」とVIA TechnologiesのChe-Wei Lin氏(Senior Director of Product Marketing)は言う。
複数のチップセットベンダーによると、AMDはこの問題に対して「2段階的のグラフィックス統合チップセットの推奨デザインを提示している」という。
●UMAの2段階のデザイン
 |
1段階目のデザインは、グラフィックス統合チップセットにもある程度の容量のメモリを接続できるようにするものだ。そして、このチップセット側のメモリに、レイテンシがクリティカルになるフレームバッファなどを配置、低レイテンシである必要がないデータはCPU側のメモリに置く。あるチップセットベンダーは「この仕様に合わせて、チップセットのパッケージ内にDRAMチップを混載するデザインを検討している」という。
このデザインならレイテンシの問題は解決できる。ただし、DRAMチップが必要となるため、統合チップセットの最大の目的である低コスト化が実現できない。つまり、このデザインは、HammerがバリューPC市場に来る前の段階のソリューションでしかない。「苦労してこうしたデザインを開発しても、製品が出来た頃にHammerが一気にバリューPCまで浸透していて、よりローコストなチップセットを要求される時には、製品価値がなくなってしまう。いずれにせよ、製品寿命はそれほど長くはない」とあるベンダーは警戒する。
そこで2段階目のデザインが出てくる。これは、チップセット側にメモリを持たず、完全なUMAデザインにするもの。しかし、そのためにはグラフィックスコアのデザインを、長レイテンシに合うように変えなければならない。あるチップセットベンダーは「基本的にはFIFOを搭載することで解決する。しかし、レイテンシ問題を完全に解消するためには、かなり大容量のFIFOを持たなければならない」という。あるグラフィックス関係者は、試算では20K(4Kx5)程度のFIFOを搭載する必要があるだろうという。
しかし、それでも問題は残る。例えばHammerは、モバイルやSFF(Small Form Factor)へと降りてきた時には次世代版PowerNOW!を使うこととなる。その場合、PowerNOW!でメモリアクセスが遅くなると、レイテンシが増えてFIFOで吸収し切れなくなるケースが出る恐れがあるのだという。
また、最近の最先端ビデオチップは、メモリインターフェイスにアンチエイリアシングの機能を統合するなど、単純なDRAMインターフェイスではなくなっている。そのため、HammerでUMAデザインにしようとすると、かなり設計を変えなければならなくなる。
●もっとアグレッシブなデザインの検討も
こうした問題があるため、チップセットベンダー各社は、グラフィックス統合ソリューションについては頭を抱えているのが現状だ。実際にはさらに状況は複雑で、もっと多数のソリューションがありうる。
例えば、SiS760のようにチップセット側にDIMMスロットをつけられるデザインもある。SiSの場合は、このチップセット側メモリにフレームバッファだけを持つ構成の他に、UMAメモリを完全にチップセット側に持ってくる構成をOEMが採れるようにも検討している。つまり、メモリはチップセット側だけに接続されることになる。この場合は、コストは削減できるし、チップセット側の設計も容易になる。
この構成にはもうひとつの利点がある。「CPUサイドのDRAMコントローラでは2DIMM構成になってしまう。これはOEMカスタマにはいいが、リテール市場では3DIMMが求められている。そうすると、チップセット側にメインメモリを接続して3DIMMをサポートする方がメモリの拡張性で魅力が出る」とSiSはいう。
しかし、トレードオフは大きい。それは、AMDによるとHammerのパフォーマンス向上のうち80%はメモリアクセスの向上によるものだからだ。チップセット側のメモリにアクセスに行くとなると、レイテンシは数倍に伸びてしまう。そのため、Hammerのパフォーマンスは著しく落ちてしまう。あるチップセットベンダーは「そうした構成は当社でも可能だが、それはもうK8(Hammer)とは呼べない」と言う。
さらに、このほかにHyperTransportとAGPの両対応のビデオチップといったプランもある。これは、UMA構成ではなくグラフィックスコアは、チップセットサイドに接続されたメモリだけを使うアーキテクチャだ。チップセットというより、ビデオチップにHyperTransportがついた構成に近い。これはもっともパフォーマンスが高いが、ローコストソリューションではない。
●ノース/サウスの統合チップのアイデアも
さらに、グラフィックス統合だけではない統合アプローチもありうる。それは、ノースブリッジとサウスブリッジの統合だ。Hammer向けノースは、AGP TunnelでHyperTransportインターフェイスとAGPインターフェイスしか持たず、通常のノースで最もクリティカルなDRAMコントローラを搭載しない。それなら、ノースとサウスを統合してワンチップにすれば、という話が当然出てくるわけだ。
しかし、チップセットベンダーにとってこれは難しいという。「当社は多くのカスタマを持っている。K8だけでなく、P4やK7、P3もまだ市場にある。そうすると、Hammer向けだけのワンチップソリューションを作るのは難しい。それから、多分シングルチップでは、K8のレイアウト上の問題も発生すると思う。K8の配線レイアウト(ラウティング)は非常にきつい。CPUとノースブリッジは、かなり近接させる必要がある。ところが、シングルチップにしてしまうと、様々な配線が必要になるため、CPUとチップセットを近接させることが難しくなってしまう。だから、2チップに分けた方がずっと簡単だと考えている」とVIAのLin氏は説明する。
こうした懐疑的な意見もあるが、このタイプの統合チップセットも、Hammer市場が立ち上がれば、必ず出てくるだろう。
●Hammerの産みの苦しみ
Hammerでは、こうした様々な統合チップセットへのアプローチのアイデアが混在し、混沌としている。状況だけ見ているとネガティブに見えるが、こうした問題は、Hammerの産みの苦しみとも言える。
HammerはPCのアーキテクチャを根本から変えて、それによってパフォーマンスを引き上げようとしている。DRAMコントローラの内蔵によって、HammerのDRAMアクセスレイテンシは、2GHz時に12nsと驚異的な数字になった。現在、CPUのパフォーマンスの最大の足かせとなっているのはメモリレイテンシだ。CPUの高速化に追いつけないメモリが、システムの性能向上の足を引っ張る最大の要因になっている。だから、HammerはCPUのパフォーマンスを引き上げる一番の近道を選択した。
しかし、Hammerは、そのアーキテクチャのために、PCの伝統的な機能パーティショニングを変えてしまうことにより、CPUだけでなく、チップセットやグラフィックスなど、周辺のアーキテクチャも変えざるを得ない。そのため、Hammerのローコストソリューションでパフォーマンスも両立できるアーキテクチャを確立するには、時間がかかると思われる。
そうすると、ポイントは、Hammerアーキテクチャによって得られるパフォーマンスが、インフラのアーキテクチャを変革する苦労に見合うかどうかという点になる。そして、ユーザーがそれだけのパフォーマンスを、本当に欲しがっているのかどうかにも……。
□関連記事
【5月9日】【海外】Hammerの本格サンプルは5月末に提供開始
http://pc.watch.impress.co.jp/docs/2002/0509/kaigai01.htm
(2002年6月5日)
[Reported by 後藤 弘茂]