|
|
 |
会期：2月3日～7日(現地時間)
会場：SAN FRANCISCO Marriottホテル
半導体関連の学会として有名なISSCC(International Solid-State Circuits Conference)が、今年もサンフランシスコにあるSAN FRANCISCO Marriottホテルにおいて2月3日～7日の5日間にわたり開催されている。2日目となる本日は、キーノートスピーチに相当するプレナリーセッションが行なわれたほか、各テーマに関する発表が行なわれた。
●半導体関連の学会として、半導体メーカーや大学などが研究成果を発表
ISSCCは、米国のIEEE(The Institute of Electrical and Electronics Engineers)の半導体に関する専門部会であるSolid-State Circuits Society( http://www.ewh.ieee.org/soc/sscs/ )が開催する学会で、Solid-State Circuits Societyに参加しているメンバーによる研究成果などが発表される場となっている。
今回のISSCCでも、本誌の読者にもなじみが深いPC用のMPUやDRAMから、デジタルカメラに利用されるCMOSセンサーやフラッシュメモリ、ADSLモデムなどに利用されるネットワークプロセッサなど実に多彩な発表が行なわれる予定になっている。セッション初日となる本日はDSP、携帯電話のベースバンドチップ、SRAMや次世代フラッシュメモリなどに関するセッションが行なわれている。
今回のISSCCでPCユーザーにとって注目なのは、明日、明後日に行なわれるIntelのマイクロプロセッサに関する新技術の発表だ。明日5日(米国時間)は、チップの基板に印可する電圧を調整することで、アクティブ時やスタンバイ時の消費電力を低減することを可能にする「Body Bias」に関する発表、さらに6日(米国時間)には、「Body Bias」をさらに発展させて部分ごとにBody Biasを行なうという「Adaptive Body Bias」の発表を行なうほか、6.5GHzで動作可能なALU、さらには5GHzで動作可能な実行ユニットなどに関する発表も行なう。いずれも、将来的にはIntelのマイクロプロセッサに採用されるかもしれない技術であり、大きな注目を集めている。
このほかにも、Compaq Computer、IBMなどによるRISCプロセッサの発表、Intelによる次世代Itanium、コードネーム「McKinley」に関する発表などが予定されており、こちらの方も注目を集めそうだ。
●“2005年より先にはフュージョンメモリが主流となる”とSamsungのHwang氏
プレナリーセッションには、Texas Instruments(TI)のDennis Buss氏、Samsung ElectronicsのC.G.Hwang氏、Philips ResearchのFred Boekhorst氏が登場した。
SamsungのC.G.Hwang氏は“Semiconductor Memories for IT Era”と題した講演を行ない、世界最大のDRAMベンダーらしく、メモリの将来について語った。Hwang氏は「これまでのメモリは主にPC用として作られ、高密度化、高クロック化、低消費電力、大量生産に耐えうるプロセス技術などにより進化をしてきた」と指摘。「しかし、現在では徐々に新しいアプリケーションが登場しており、それらに対応したメモリを作っていくことが必要」と述べ、新しいDRAMへシフトすることが必要であるという認識を明らかにした。
この考え方はDRAMベンダーに共通する見解で、例えば、エルピーダメモリ(NECと日立製作所によるDRAMのジョイントベンチャー)取締役兼テクニカルマーケティング部ジェネラルマネージャの犬飼 英守氏は、昨年行なわれたPlatform Conferenceの基調講演で「これまでDRAM市場を左右してきたのはPCだったが、今後は携帯電話やデジタル家電なども重要な位置を占めるようになる」( http://pc.watch.impress.co.jp/docs/article/20010125/pfc02.htm )と述べている。それにあわせるように、各メーカーとも、Infineon TechnologyとエルピーダによるMobile RAMのような低消費電力なメモリに取り組んでいる現状だ。
Hwang氏は、PCによって引っ張られてきた2000年までの市場を“PC Era”(PCの時代)、2000年以降の携帯電話が新しいファクターとして加わった世代を“Mobile Era”(携帯電話の時代)、2005年以降を“Consumer＋Mobile Era”(コンシューマと携帯電話の時代)と呼び、「デジタル家電やインターネットアプライアンスが大きな市場シェアを占めるようになり、それに併せて市場が急速に拡大していく」と予想し、この時代に向けて新しいメモリの開発が急務であると指摘した。
現在、DRAMベンダは様々なデジタル機器に向けてそれぞれにあったメモリを生産している。例えば、PC向けにはSDRAMやDDR SDRAM、グラフィックス向けにはDDR SDRAM、携帯電話向けにはフラッシュメモリ、ゲームコンソールやネットワーク機器向けにはDirect RDRAMやDDR SDRAMなどそれぞれ異なるDRAMが採用されている。
Hwang氏によれば、2005年以降には、“フュージョンメモリ”と呼ばれる異なるメモリを1つに統合したメモリが必要とされるという。例えば、メインメモリとしてのDRAM、キャッシュとしてのSRAM、ストレージとしてフラッシュメモリ、さらにはマイクロプロセッサやチップセットなどのロジックがすべて1チップで搭載されたメモリのことで、2005年以降の“Consumer＋Mobile Era”に対応するには、こうしたメモリが必要であるというわけだ。
これまで、DRAMベンダは高密度化、高速化などにより新しいDRAMを投入してきた。PCだけが市場をドライブしていたときは、それが当たり前のやり方だったのだが、既にDRAMの用途はPCだけでなく、携帯電話やデジタル家電など様々な機器に及んでおり、今後はこうした用途が爆発的に拡大していくことが予想されている。DRAMベンダもそれに併せてこれまでとは発想を変えて取り組まなければならないと認識し、それに向けて新しい方向性を模索している。その1つの方向性として、今回Hwang氏があげたフュージョンメモリがあるわけだ。今後、Samsung以外のDRAMベンダがどのような答えを出してくるのか、そのあたりに厳しい競争にさらされているDRAMメーカーの生き残りの鍵となるだろう。
 |
 |
| Hwang氏の基調講演で利用されたスライド。メモリ市場をドライブする要因がPCからモバイル(携帯電話)へ、そしてデジタル家電へと移っていくと予想している | 2005年以降、デジタル家電でキーになるのは4つの要素が統合されたフュージョンメモリであるという |
●IntelがMcKinleyのL3キャッシュに関する詳細を明らかに
Intel、HewlettPackardが共同で開発しているIA-64のItaniumプロセッサだが、既に昨年の秋のIntel Developer Forumで、次世代Itaniumであるコードネーム“McKinley”に関する詳細が明らかにされている( http://pc.watch.impress.co.jp/docs/article/20010829/idf04.htm )。
McKinleyには3MBのL3キャッシュが搭載されているが、そのL3キャッシュに関する技術的な解説がHewlettPackardのJohn H.Wuu氏の「The On-Chip 3MB Subarray Based 3rd Level Cache on an Itanium Microprocessor」というセッションの中で行なわれた。
現行のItaniumでは、L3キャッシュはCPUモジュール上にフルスピードのバックサイドバスで接続されるオフダイキャッシュとなっているが、McKinleyではこれがダイに統合されている、すなわちオンダイキャッシュとなっている。図のダイ写真はIntelより提供されたMcKinleyのダイ写真だが、見てわかるようにL3キャッシュは長方形ではなく、まるで余った場所に詰め込まれているかのように、搭載されている。例えば、もう1つの図はPentium III(Coppermineコア)のダイのレイアウト図だが、見てわかるようにL2キャッシュは長方形に搭載されており、これまでのMPUの多くはこのようなデザインが採用されてきた。
 |
 |
| McKinleyのダイ写真。L3キャッシュがユニークな形で搭載されている | Pentium IIIプロセッサのダイの配置図。L2キャッシュは一般的な長方形で搭載されている |
McKinleyでこうしたユニークなSRAMの配置が可能になったのは、McKinleyのL3キャッシュが“サブアレイ(Subarray)”と呼ばれる小さな区切りに分割されているためだ。
McKinleyは、実際には3.3MBのSRAMがL3キャッシュとして搭載されていて、各SRAMのアレイは24KBのサブアレイから構成されているという。データをロード、ストアする領域として128個のサブアレイ(24KB×128＝3,072KB)、ECCのために5個のサブアレイ(24KB×5＝120KB)により、全体のL3キャッシュが構成されているという。さらに予備のサブアレイが2個(24KB×2＝48KB)用意されており、何らかの問題でノーマルのサブアレイに問題が発生した時のために備えられている。これらを合計すると、3,240KB＝3.3MBとなっているという。これらのサブアレイを、ダイの余った部分に配置していったことで、これまでのMPUには無かったユニークな配置を実現しているという。
このようなデザインを採用することにより、McKinleyのL3キャッシュは従来デザイン手法でキャッシュをオンダイ搭載した場合に比べて、20%程度ダイ面積を減少させることが可能で、効率がよいという。
なお、McKinleyは既に昨年の第4四半期よりパイロットリリース(顧客による評価ステージ)が開始されており、今年の第2四半期ないしは第3四半期にプラットフォームリリース(つまりシステムとしての出荷)が開始されると見られている。
□ISSCCのホームページ(英文)
http://www.isscc.org/isscc/
(2002年2月5日)
[Reported by 笠原一輝@ユービック・コンピューティング]