|
|
 |
会場：Slicon Valley Conference Center
Platform Conferenceはメモリ・チップセットなどを中心としたPCコンポーネントのトレンドなどを紹介するイベントで、主にIntel以外のベンダーが集まった「アンチIntel」なイベントとなっている。CPUやチップセットのビジネスで「アンチIntel」の代表といえば、AMDとVIA Technologiesだろう。今回のPlatform ConferenceでもAMDとVIAは主役的な扱いを受けており、多くのセッションが行なわれている。その中でチップセットに関するものを取り上げていきたい。
●将来のチップセットはノース・サウス間をLDTで接続
 |
| 基調講演に登場したAMDのプラットフォームプロダクトディビジョン Athlonアーキテクトのスティーブ・ポルジン氏 |
AMD-760は、同社としては初めてDDR SDRAMをサポートするチップセットとなる予定であり、PC-2100（266MHzのPC266チップを利用したメモリモジュール、2.1GB/秒のバンド幅を実現）とPC-1600（同200MHzのPC200チップ、1.6GB/秒）という2種類のメモリモジュールをサポートしている。AMD-760MPはAMD-760のマルチプロセッサバージョンで、2つまでのAthlonをサポートするという。この点は基本的には、前回のPlatform2000で既に明らかになっていた内容で、特に目新しい点はない。なお、DDR SDRAMのメモリモジュールの名前に関しては後藤弘茂氏の記事「離陸に向かうDDR SDRAM、メモリモジュールが量産段階に」を参照いただきたい。
LDT（Lighting Data Transport）については若干のアップデートがあり、LDTは一番最初にはノースブリッジとサウスブリッジの間のプロプライエタリなバスとして利用されることが明らかにされた。ちょうど、IntelがIntel 8XXチップセットで採用しているハブ・インターフェイスと同じような位置づけで利用されるというのだ。VIA Technologiesも同じようなノース・サウス間のバスとしてV-LINKバスと呼ばれる専用バスを用意している。
将来のAMDのチップセットでは55ピンのLDTバスにより、ピーク時のバンド幅が1.6GB/秒になるという。これは、Intelのハブ・インターフェイスやVIAのV-LINKのピーク時のバンド幅266MB/秒の6倍に当たる。ただ、ノースとサウスの間にここまで高速なバスが必要かと問われると、難しいところだ。少なくとも現状のサウスブリッジに接続されている、PCIデバイス（イーサーネットやIEEE-1394）、IDEデバイス、USBデバイスなどを利用する限りは266MB/秒のハブ・インターフェイスやV-LINKで充分と言える。しかし、PCI-Xなどハブ・インターフェイスよりもピーク時のバンド幅がワイドなバスをサウス側に接続することができるようになるため、柔軟性を確保するという意味がでてくる可能性はある。
なお、ポルジン氏によればLDTはロイヤリティの必要ないオープンスタンダードであるということで、サードパーティが望めば採用することも可能であるという。既に自社でLDTに対抗するようなV-LINKを採用しているVIAがLDTをどう扱うのか気になるところだ。余談だが、前回のPlatform2000ではVIAで製品企画を担当するエリック・チャン氏が「LDTはオープンスタンダードなのか？」という質問をしていた。やはりVIAとしてもLDTのような技術は気になっているようだ。
 |
 |
| チップセット戦略に大きな変化はない | LDTは最初にはチップセットのノース、サウスを接続するバスとして採用される。AMD-760の次チップセットに採用される可能も？ |
●Pentium 4やFosterをサポートするチップセットも計画中
 |
| VIAのチップセットロードマップ。基本的にはCOMPUTEX TAIPEIの時と同じだが、「IA-32」の正体はPentium 4/Fosterである可能性が高いようだ |
しかし、前回のCOMPUTEXではこのロードマップ中に書かれている、DDR SDRAMをサポートするサーバー／ワークステーション用チップセットの「P-DDR Server」、PC-2600（333MHzのPC333チップを採用したDDR SDRAMメモリモジュール、2.6GB/秒のピーク時バンド幅を実現）をサポートしたApollo Pro2001のサポートするCPUである「IA-32」という記述がPentium IIIのことを指すのか、それともPentium 4（コードネームWillamette）のことを指すのかは明らかになっていなかった。
今回VIAのプロダクトマーケティングマネージャであるエリック・チャン氏はこのIA-32の中にPentium 4やそのサーバー／ワークステーションバージョンであるFoster（フォスター、開発コードネーム）が含まれていることを認めた。しかし、「先々週に結ばれたIntelとのライセンス契約にPentium 4が含まれるのか？」という質問には「答えることができない」という答えが帰ってきた。従って、このプランもIntelがGOを出したわけではなく、VIAが独自に進めていると考えるのが妥当な判断だろう。
今回興味深かったのは、このセッション終了後に、チャン氏に鋭い質問をいくつもぶつけていたのがIntel関係者であったということだ。残念ながらその関係者がチップセットの関係者なのか、CPUの関係者であるのかまではわからなかったが、少なくともその関係者が大変な興味を示していたのは事実だ。現在IntelのPentium 4用チップセットはDirect RDRAMしかサポートしていない。仮に、Direct RDRAMが今と変わらぬ現状であれば、Direct RDRAMと一緒にPentium 4も共倒れというシナリオだってあり得ないわけではない。そこで、保険をかける意味でもVIAにDDR SDRAMのチップセットをというストーリーもあながちないわけではなく、今後の動向が気になるところだ。
●V-LINKサウスブリッジの型番も判明！
また、VIAはサウスブリッジのロードマップも明らかにした。まず、現在のApollo Pro133A、Apollo KT133などで採用されているSuperSouth（VT82C686A）の後継として計画されているのがVT8231だ。VT8231はWinHEC2000でも展示されていたが、IDEインターフェイスとしてUltra ATA/100、AC-LINK、ネットワークコントローラ内蔵、4ポートUSBというスペックになっており、VIAとしては初めてISAバスがサポートされないサウスブリッジとなっている。このため、代わりにLPCがサポートされているが、LPCに対応したBIOS ROMのコストが高いという問題を避けるために、スーパーI/Oコントローラが内蔵されており、これまでと同じようなEEPROMのBIOS ROMも利用することができるようになっているのが特徴だ。VT8231は既に出荷が開始されており、まもなくApollo Pro133AやApollo KT133を採用したマザーボードなどに搭載されて登場するという。
 |
 |
| VIAの新しいサウスVT8231。Ultra ATA/100をサポートする | 図中でV-LINK SOUTHと書かれているのがVT8233 |
また、今回配布された資料にはVT8233という型番が掲載されていた。これはVIAがV-LINK（Intelのハブ・インターフェイスと同じようにノース・サウスを接続する専用バス、266MB/秒のピーク時バンド幅を実現）用としてApollo Pro2000（VIAのDDR SDRAMチップセット）と一緒にリリースすると言われているサウスブリッジだ。VT8233はVT8231の機能に、6ポートのUSB機能を追加し、USB 2.0の規格が決まり次第USB 2.0にも対応し、AC'97によるソフトウェアオーディオ機能は6スピーカーを実現可能というチップセットだ。こちらはApollo Pro2000と同時の登場となる。
●モバイルAthlon/Duron向けチップセットの計画も明らかに
 |
| VIAのモバイルAthlon/Duron向けチップセットであるApollo KT133とProSavage Twister |
また、チャン氏は同社のモバイルAthlon/Duron向けチップセットのプランを明らかにした。それによれば、パフォーマンスPC、つまりモバイルAthlon向けにはApollo KT133のモバイルバージョンが投入されるという。といっても、別に新しいチップセットを起こすわけではなく、現在のApollo KT133（VT8363）に新しいサウスブリッジ（VT8231）を組み合わせたもので、ノース、サウスともにモバイル向けの機能（SDRAMの電力供給をダイナミックに変えたり、ACPIなどの機能）を追加したものとなるが、基本的な機能（200MHzのシステムバス、PC133 SDRAM、AGP 4X、Ultra ATA/100対応）などはApollo KT133＋VT8231と同じものとなる。
モバイルDuron向けのチップセットとしては、Apollo KT133にS3のSavage4コア（モバイル向けなのでSavage/MX）を統合した「ProSavage Twister」と呼ばれる製品が投入される。これはデスクトップPC向けでKM133（開発コードネーム、Savage4コアを統合したAthlon/Duron向け統合型チップセット）のモバイルバージョンだ。ただし、KM133とは異なり、外部AGPスロットはサポートされないので、KM133の外部AGPスロットなしバージョンであるKL133（開発コードネーム）のモバイルバージョンと言うことができるだろう（なお、TwisterはSavage4コアを統合したチップセットのコードネームだということだ）。
さらに、Acer Laboratories Inc.（ALi）も、同社がCOMPUTEX TAIPEIで公開したAladdin K7のモバイル版の計画を明らかにした。それによれば、既にサンプル出荷が開始されているDDR SDRAMをサポートしたAladdin K7（M1647）はAMDのPowerNow!テクノロジに対応しているそうで、同社によれば「最初のモバイルAthlon/Duron用チップセット」であるそうだ。さらに、2000年後半にはM1646Mという次世代モバイルチップセットも計画されている。M1646Mは3Dグラフィックスコアを統合する製品となるそうで、やはりPowerNow!に対応しているということだ。ただし、現時点ではこのグラフィックスコアがどこの製品となるかは明らかにはされなかった。
 |
 |
| ProSavage Twisterのブロック図 | ALiのモバイルAthlon/Duron用チップセットのロードマップ |
(2000年7月19日)
[Reported by 笠原一輝＠ユービック・コンピューティング]