Intel Developer Forumレポート

Click


Intel Developer Forumレポート 番外編

Intelがチップセット事業に関する説明会を開催
~実際に動作していたFoster、Colusa~



Intel Folsom事業所

2000年2月15日~17日 開催(現地時間)

会場:Palm Springs Convention Center
   Wyndham Hotel
   Marquis Hotel


 Intel Developer Forumの最終日に当たる2月17日(米国時間)には、サンフランシスコでMicrosoftのビル=ゲイツ会長兼チーフ・ソフトウエア・アーキテクトによる「Windows 2000」を記念した基調講演が行なわれ、大半の参加者がそちらに向かった。Intelでは、それに参加しなかった米国外のプレスのために、同社のチップセット部門であるPlatform Components Group(PCG)の研究所などがあるFolsom事業所において、チップセット事業に関するセミナーを開催した。その模様をレポートする。


●Intel 820の問題を例に取りバリデーションプログラムの重要性を訴える

Pre-SiliconとPost-Siliconの2つのステージを説明するスライド
 今回のセミナーの中でバリデーション(互換性検証作業)の担当者であるシステムエンジニリングディレクターのウペンドラ・クルカーニ氏は「Intel 820の問題は我々にとってとても重要な教訓となった」と述べ、Intel 820のバリデーション中に発生した問題について具体的な例をもって説明した。

 それによると、Direct RDRAMの問題が発生した原因は、Direct RDRAMのデータを読みとる際に電気信号にノイズが発生し、それがメモリエラーをおこしてしまうなどの問題が発生したという。Intelでこの問題を発見したのは同氏の率いるバリデーションプログラムのチームで、同社ではプラットフォームデザインの重要性を再認識したという。「今回のIntel 820の問題では、チップセットそれ自体には問題がなかった。問題があったのはプラットフォーム全体のデザインであり、今後Direct RDRAMやDDR SDRAMのように高速なメモリを採用する場合は、チップセット自体のデザインもさることながら、それをどのようにマザーボードにインプリメントし、さらにはバリデーション(動作確認、互換性検証)していくのかが問題になる」(クルカーニ氏)と述べ、プラットフォームデザインとバリデーションの重要性を訴えた。Intelはこのバリデーションプログラムに対してこれまで4千万ドルと300人以上の人員を投入しており、今後もこれらを充実させていく予定であるという。

 このバリデーションに関する取り組みだが、Intelでは2段階のバリデーションプログラムを行なっているという。1つは「Pre-Silicon」と呼ばれる、実際にチップセットが半導体になる前に行なわれる互換性検証のステージと、「Post-Silicon」と呼ばれる実際にチップセットが半導体になってから行なわれるステージの2つだ。それぞれのステージで、様々なデバイス(メモリ、ビデオカード、PCIデバイス、USB機器など)を接続して、動作や互換性の検証が行ななわれる。


●バリデーションラボでWillamette、Foster、Colusa、Tehama、ICH2などに接近遭遇!

 Pre-Siliconステージでは、設計中のチップセットを半導体のエミュレーションシステムを利用してテストされる。この半導体エミュレータは大型のホストコンピュータのような形をしており、500kHzから2MHzまでのスピードで設計段階の半導体が正しく動作するかを検証するのに利用することができるという。ちなみに、お値段の方は500万ドルとちょっと(かなり?)高価だそうだ。実際に報道陣に2MHzで動作するColusaをエミュレーションする半導体エミュレータが公開されたが、そのColusaをエミュレーションしたマシンではMS-DOSが動作しておりコマンドラインから「DIR」を実行すると、非常にゆっくりと表示された。

 こうしたエミュレーションマシンを利用したPre-Siliconステージが終わると、実際にチップをおこして実際のチップセットを利用して行なわれるPost-Siliconステージへと移行する。報道陣に公開されたPost-Siliconステージにおけるバリデーション中のマザーボードには、既に実際の半導体となっているTehama、Colusa、ICH2などを利用して行なわれているテストが公開された。また、写真撮影こそできなかったものの、報道陣にはColusa、Tehamaのチップセットも実物が公開された。Colusaはちょうど現在のモバイルPentium IIIのようなOLGAのBGAパッケージで、ピン数は1,015ピンと、CPUと見まごうほど巨大になっている。これが、実際にFoster(Willametteのサーバーバージョン)と一緒に動作していた。もちろん、WillametteもTehamaど一緒に動作しており、こちらも動作検証が行なわれていた。また、これらのColusaやTehamaのマザーボードには、「ICH2」と書かれた次世代ICHと見られるサウスブリッジが搭載されており、実際に4ポートのUSBポートが搭載されていたこと(現行のICHは2ポート)などから、(少なくともIntelの内部では)次世代のICHがICH2という呼び名であることは間違いないようだ。

 このPost-Siliconステージでは、実際に市場にあるようなメモリモジュール、ビデオカードなどを利用して実際の互換性を検証したり、統合型チップセットの場合はグラフィックスドライバの開発などが行なわれている。こちらでもDVD再生をしながら、3Dゲーム(Quake Arena)を実行し、さらにネットワークに書き込みを行なうなどの高い負荷をかける互換性検証テストの模様などが公開された。


●「競争は大歓迎だが知的所有権は守る」とPCG担当副社長のバーンズ氏

 すべてのセッション終了後に、Platform Components Group(PCG)の責任者であるルイス.J.バーンズ副社長によるQ&Aセッションが行なわれた。
PCG担当副社長のバーンズ氏

Q:新しいチップセットを作っていく際に留意している点はどのあたりですか?

A:重要なことはチップセットだけでなく、プラットフォーム全体という観点での設計が必要になるということです。我々はIntel 820のプラットフォームデザインに問題を抱えていました。Intel 820というチップそれ自体には問題が無く、それをマザーボードに搭載していく段階で問題を抱えてしまったのです。しかし、我々はこのことから貴重な教訓を学び取りました。今後はこうしたことが発生しないようにバリデーションプログラムにさらに力を入れていくつもりです。すでに当社のバリデーションプログラムは業界で最も充実していると自負していますが、これをさらに充実させるつもりです。

 また、我々は常に将来を見据えています。新しいチップセットを設計するときには、常にパフォーマンスに余裕を持たすような設計をしています。例えば今の世代のチップセットではPCIバス(133Mバイト/秒)の2倍のバンド幅をサポートするHub Interface(266Mバイト/秒)をMCH(いわゆるノースブリッジ)とICH(いわゆるサウスブリッジ)の接続に利用しています。特にこれからはUSB 2.0などより広域なバンド幅を必要とするI/OもICHに搭載されていくことになるでしょう。そうした時にそうしたメモリコントローラとI/Oブリッジ間のバンド幅は重要になります。

Q:IntelはCPU事業とチップセット事業(PCG)の両方を抱えています。どちらが仕様を決定する優先権を持っているのですか?

A:CPU事業部がチップセットの仕様策定に絡んでいるのはFSBの仕様決定段階までです。それ以外のチップセットの仕様、例えばAGPやI/Oのサポートなどですが、それはPCGの顧客の要望に基づいて決定されます。もちろん、CPUの事業部とは協力して作業を行なっていますが、最終的に仕様を決定するのは我々PCGです。

Q:現在IntelはVIA Technologiesと係争関係にありますが、サードパーティのチップセットをどう思いますか?

A:まず、現在法廷で審理が行なわれている具体的案件に関してはお答えすることはできません。ただ、一般論として当社は競争を歓迎しています。競争は技術的な革新をもたらしますし、何よりもユーザーにメリットをもたらします。当社が競争を歓迎している証拠に、当社のP6バスのライセンスはALi(Acer Laboratories Inc.)、SiS(Silicon Integrated Systems)の2社にライセンスしており、実際に両者から当社のチップセットと競合するチップセットがリリースされています。

 ただ、当社は知的所有権に関しては重視しており、それを守っていくのは当然のことだと考えております。それをふまえつつ、当社だけではカバーできないような市場もありますので、サードパーティに対して正しい手順を踏んだ上でライセンスしていく用意はあります。

Q:Willametteのプロセッサバスもサードパーティにライセンスする予定はありますか?

A:将来の製品に関する個別の質問にはお答えできませんし、その質問に答えるには時期尚早でしょう。

Q:統合型チップセットや統合型CPUに関してはどうお考えですか?

A:皆さんもよくご存じのようにIntel 810ファミリーのチップセットは多くのローエンドマシンに採用され、成功を収めました。今後もそうした統合型チップセットの重要性は認識しており、その製品ラインナップを拡大していきます。現在のIntel 810、Intel 810E、そして今後出荷するIntel 815などです。もちろん、それに併せてICHも拡張していきます、ICH2、ICH3、ICH4……と。私は当社のこの統合型に関する戦略が成功を収めると信じています。

Q:市場には440BXのマシンがまだまだ多いのですが、これは何故だと思いますか?

A:それはあなた(質問者)のいらっしゃるドイツにハイエンドユーザーが多いためでしょう。そうしたユーザーはスタンドアローンのビデオカードを必要としています。

 当社としてはIntel 820をお奨めしたいところですが、現時点ではDirect RDRAMの件であまり上手くいっていないのは事実です。しかし、当社では既にIntel 820で2+2(2RIMM+2DIMMのこと)を実現するべく、先週に新しいデザインガイドをマザーボードベンダに配布しました。おそらくCeBITではそうした2+2のマザーボードを多く見ることができると思いますよ。2+2のデザインであればユーザーは現在はSDRAMで、Direct RDRAMのコストが下がった時にはDirect RDRAMに乗り換えるという柔軟な使い方が可能になるので、Intel 820への移行が進むと考えています。

□IDFホームページ
http://developer.intel.com/design/idf/

(2000年2月24日)

[Reported by 笠原一輝@ユービック・コンピューティング]


【PC Watchホームページ】


ウォッチ編集部内PC Watch担当 pc-watch-info@impress.co.jp