ISSCC 2009 前日レポート

カンファレンス会期：2月9日～11日(米国時間)

会場：米国カリフォルニア州サンフランシスコ　Marriott Hotel

　大規模半導体集積回路(LSI)に関する世界最大の国際会議、ISSCC(International Solid-State Circuits Conference)が、米国カリフォルニア州サンフランシスコで8日(現地時間)に始まった。ISSCCはプロセッサやメモリ、トランシーバ、チューナなどの最新開発成果を半導体ベンダーや研究機関、大学などの技術者が発表する場である。今回は、582件の投稿の中から選ばれた203件の開発成果が披露される。

　今年のISSCC(ISSCC 2009)では、2月8日と12日がセミナー開催日、2月9～11日がメインイベントとなるカンファレンスの開催日である。本レポートでは、カンファレンスで発表予定の注目講演を紹介する。

●2月9日：8コアのx86プロセッサ

　カンファレンスは例年と同様に、プレナリセッション(セッション番号はセッション1)で始まる。このセッションは合計4件の招待講演で構成されている。1件目はNXP Semiconductorsが省エネルギーの要求と半導体技術の貢献に関して講演する。続いて日立製作所が、電源電圧が0.5V未満のCMOSにおける適応型回路を議論する。3件目はIntelによるSoCのスケーリング(微細化)に関する講演である。最後はIBMが、現在の子供たちを将来のエンジニアとするための課題を述べる。

　9日の午後から一般講演が始まる。5本のセッション(セッション2～セッション6)が並行して開催される。各セッションのテーマは、「イメージセンサー」(セッション2)、「マイクロプロセッサ技術」(セッション3)、「高速データ変換器」(セッション4)、「PLL、光、デジタル加入者線」(セッション5)、「携帯電話機とチューナ」(セッション6)である。

　この時間帯はまず「マイクロプロセッサ技術」のセッションを紹介しよう。高性能プロセッサを発表するベンダーはIntelだけと、例年に比べると今年はやや寂しいセッションとなる。ただしIntelの発表講演は4件もあり、その点ではかなり賑やかだ。なおIntelはISSCCで発表する論文の概要を4日(現地時間)に記者発表している。

　Intelは始めに8コアを内蔵する高性能Xeonプロセッサを発表する(講演番号3.1)。「Nehalem-EX」の開発コード名で知られるチップだ。23億のトランジスタを集積した、きわめて大規模なプロセッサである。続いて45nm技術によるx86マルチコアプロセッサファミリの詳細を解説する(講演番号3.2)。開発コード名「Nehalem」で知られるマルチコアプロセッサファミリの技術概要を明らかにする。また、6個のx86系コアを集積したXeonプロセッサの概要を発表する(講演番号3.8)。開発コード名「Dunnington」で知られるプロセッサだ。9MBの2次キャッシュと16MBの3次キャッシュを内蔵し、19億のトランジスタを集積した。このほか65nmのItaniumプロセッサ「Tukwila」(開発コード名)用に開発したクロックシステムの詳細を公表する(講演番号3.4)。

　「携帯電話機とチューナ」のセッションも興味深い。表面弾性波フィルタ(SAWフィルタ)を不要にした携帯電話機用無線チップの開発成果が続出する。Skyworks SolutionsとSpectra-Linearは、送信用SAWフィルタを不要にした2/3/3.5世代携帯電話機用トランシーバを共同で開発し、その概要をISSCCで講演する(講演番号6.3)。ST-NXP WirelessとEricsson Mobile Platformsは、受信用SAWフィルタを不要にした2/3/3.5世代携帯電話機用レシーバを共同で開発した(講演番号6.2)。このレシーバを搭載したトランシーバモジュールをすでに量産中だという。このほかケーブルモデムによるデータ伝送規格のDOCSISバージョン3.0に準拠したチューナの発表が目を引く。Broadcomがデュアルチューナチップの開発成果を披露する(講演番号6.6)。

●2月10日：4bit/セルのNANDフラッシュメモリ

　2月10日の午前は、6本のセッションが同時に進む。各セッションのテーマは「DRAM」(セッション7)、「マルチメディアプロセッサ」(セッション8)、「データ変換技術」(セッション9)、「マルチギガビットシリアル伝送」(セッション10)、「技術トレンド：無線通信」(セッション11)、「高周波回路」(セッション12)である。

　「DRAM」のセッションを始めに紹介しよう。Samsung Electronicsが4Gbitと大容量のDDR3 SDRAMチップを発表する(講演番号7.1)。製造技術は56nmのCMOS、3層金属配線(2層銅配線、1層アルミニウム配線)。Samsung Electronicsは続いてシリコン貫通電極(TSV：Through-Silicon-Via)技術によって4枚の2Gbitチップ(ダイ)を積層した8Gbit DDR3 SDRAMの試作結果を述べる(講演番号7.2)。Qimondaは、入出力ピン当たりのデータ伝送速度が7Gbpsと高速な1Gbit GDDR5 DRAMを発表する(講演番号7.4)。

　「マルチメディアプロセッサ」のセッションも目を引く。MediaTekが、Blu-ray Discプレーヤー用システムLSIの開発成果を述べる(講演番号8.4)。90nmのCMOS技術で製造し、チップ寸法は7.9mm角と小さい。消費電力は1.605W。パナソニックは、携帯電話機用にアプリケーション処理とベースバンド処理を統合したプロセッサを開発した(講演番号8.6)。製造技術は45nmのCMOS。動作を間欠的に実行することで消費電力を低減している。オーディオ再生時の消費電力は15.3mW(電源電圧1.2V)。ルネサス テクノロジは、フルHDビデオに対応した携帯電話機用アプリケーションプロセッサの開発成果を発表する(講演番号8.7)。フルHDのH.264ストリーム再生時の消費電力は342mW(電源電圧1.2V)。H.264HP/MPEG-4/MPEG-2のビデオコーデックを内蔵した。製造技術は65nmのCMOS。チップ寸法は6.4×6.5mmである。

　2月10日の午後も、6本のセッションが並行して開催される。「フラッシュメモリ」(セッション13)、「デジタル無線と再構築可能回路」(セッション14)、「ディスプレイおよびイメージセンサー/高速ミリ波回路」(セッション15/16)、「技術トレンド：エネルギー自給センサー」(セッション17)、「距離測定とギガビット通信」(セッション18)、「アナログ技術」(セッション19)である。

　この時間帯は「フラッシュメモリ」のセッションから目が離せない。SanDiskと東芝が、4bit/セル(16レベルセル)技術による64GbitのNANDフラッシュメモリを共同発表する(講演番号13.6)。43nm CMOS技術で製造した。書き込みスループットは5.6MB/secである。東芝とSanDiskは、3bit/セル技術による32GbitのNANDフラッシュメモリも共同発表する(講演番号13.4)。35nm CMOS技術で製造した。チップ面積は113平方mmとかなり小さい。Hynix Semiconductorも3bit/セル技術による32GbitのNANDフラッシュメモリを試作した(講演番号13.3)。48nm CMOS技術で製造。チップ面積は201平方mmである。Intelとマイクロンジャパンは、2bit/セル技術の32Gbit NANDフラッシュメモリを共同で開発した結果を述べる(講演番号13.1)。34nm CMOS技術を駆使した。チップ面積は172平方mm。書き込みスループットは9MB/secである。

●2月11日：32nm技術による大容量SRAMキャッシュ

　2月11日の午前は、5本のセッションが同時に進む。「センサーとMEMS」(セッション20)、「10Gbps～40Gbpsの送信器と受信器」(セッション21)、「パワーアンプとアンテナインターフェイス」(セッション22)、「PLLとクロック」(セッション23)、「ワイヤレス接続」(セッション24)である。

　2月11日の午後も、5本のセッションが並行して開かれる。「医療」(セッション25)、「スイッチドモード技術」(セッション26)、「SRAMと次世代メモリ」(セッション27)、「技術トレンド：コンピューティングと信号処理」(セッション28)、「ミリ波回路」(セッション29)である。

　この時間帯は「SRAMと次世代メモリ」のセッションに注目したい。Intelが32nmの高誘電率膜/金属ゲート技術で291MbitのSRAMを試作した結果を発表する(講演番号27.1)。電源電圧が1.0Vのときに4GHzで動作する。NECとNECエレクトロニクスは32Mbitと大容量の不揮発性磁気メモリ(MRAM)を発表する(講演番号27.4)。メモリセルは2個のトランジスタと1個の磁気トンネル接合(MTJ)で構成した。東芝は128Mbitと大容量の強誘電体不揮発性RAM(FeRAM)を開発した(講演番号27.5)。DDR2インターフェイスを備えており、1.6GB/secのデータ伝送能力を備える。

　「技術トレンド：コンピューティングと信号処理」のセッションも興味深い。東芝がシリコン貫通電極技術によるチップスケールのカメラモジュールを発表する(講演番号28.5)。慶應義塾大学、ルネサス テクノロジ、日立製作所の共同研究チームが、CMOSプロセッサチップとCMOS SRAMチップの誘導結合リンクを試作した結果を述べる(講演番号28.7)。19.2Gbpsと高速のリンクを構成できた。

　このほかにも注目すべき講演は数多い。PC Watchでは順次、現地レポートをお届けする予定なので期待されたい。

□ISSCCのホームページ(英文)
http://www.isscc.org/isscc/
□関連記事
【2月5日】Intel、ISSCCでの講演内容を公開～8コアのNehalem-EXなど
http://pc.watch.impress.co.jp/docs/2009/0205/intel.htm
【2008年2月4日】【ISSCC 2008】低消費プロセッサと低コスト不揮発性メモリ
http://pc.watch.impress.co.jp/docs/2008/0204/isscc01.htm
□ISSCC 2008 レポートリンク集
http://pc.watch.impress.co.jp/docs/2008/link/isscc.htm

(2009年2月9日)

[Reported by 福田昭]