講演を行なう日本法人代表取締役社長 西嶋貴史氏

10月22日 開催

価格：会場：東京コンファレンスセンター

　英国の大手CPUコア・ベンダーであるARM Ltd.の日本法人アーム株式会社は、顧客向けの講演会兼展示会「ARM Forum 2008」を10月22日に開催した。

　ARM Forumは毎年秋に開催されており、最近は東京・品川の東京コンファレンスセンターを会場としている。聴講は無料だが、事前のオンライン登録を必要とする。ARM Forumは開催前に満席となってしまう人気のイベントであり、今年も開催前に事前登録のホームページには「満員御礼」の表示が出ていた。

　またARM Forumは、熱心な聴講者が少なくないことで知られる。昨年のARM Forumは受付の混雑によって講演開始が予定より15分遅れるほどだった。このため、今年は受付の開始時刻を15分早めて講演開始時刻の45分前、すなわち午前9時15分とした。記者は午前9時10分過ぎに会場に到着したのだが、すでに30名ほどの来場者が受付の開始を待っていた。

　受付開始時刻を早めたことが効を奏したようで、今年のARM Forumでは受付の混乱はみられず、講演は予定通りの午前10時に始まった。最初の講演は例年と同様に、アーム代表取締役社長の西嶋貴史氏による挨拶である。

　ARMコアを内蔵した半導体チップの出荷数量は今年も順調に延びており、ARMコア数に換算して直近12カ月で33億個が出荷されたという。昨年のARM Forumでは2006年の年間出荷数量が24億5千万個と説明していたので、2年足らずで約35％も伸びたことになる。

　半導体メーカーの動きでは、ARMコアを汎用マイコンのCPUコアに採用する動きが広がっていると西嶋社長は述べていた。2007年には採用社数は8社だったのが、2008年には20社を超えるまでに広がった。マイコン向けに開発した最新の組み込み用ARMコア「Cortex-M3」が、採用拡大に大きく寄与している。

　微細化対応の動きについてもふれていた。ARMは10月9日に、米IBMと韓国Samsung Electronics、シンガポールChartered Semicondutor Manufacturingの3社による半導体製造プラットフォーム「Common Platform」と、32nm/28nmルールの半導体製造で提携したと発表した。ARMコアを導入したファブレス半導体企業は将来、Common Platformの3社に32nm/28nmルールの半導体チップの製造を発注できるようになる。

ARMコアを内蔵した半導体チップの出荷推移。数量はARMコア数ベース	ARMコアを汎用マイコンに採用した半導体メーカー。スライドに掲載してある2008年の企業ロゴは18社なので、公表待ちの企業が少なくとも2社以上は存在していることになる

　続いて英国ARM本社で最高技術責任者(CTO)を務めるMike Muller氏がキーノート・スピーチを行なった。Muller氏は、現在のエレクトロニクス製品のおよそ4分の1にARMコアが載っていると述べ、エレクトロニクス製品にとってARMコアがいかに普及しているかをアピールしていた。それからARMコアのライセンス数の現状とロードマップを示した。さらに半導体製造技術の微細化への対応として、32nmプロセス技術による半導体チップの研究開発状況を明らかにした。

Mike Muller氏	ARMの現状。CPUコアのライセンス数は553、CPUコアのライセンスを受けた企業は210社に達している

ARMコアのロードマップ。以前のロードマップでは西暦年号が入っていたのが、今回のロードマップでは削られており、簡素化された印象を受ける	32nm技術による半導体チップの研究開発状況。高性能CPUコアの「Cortex-Aファミリ」ではなく、低価格CPUコアの「Cortex-M3」を挙げているところが興味深い

●IBM主導の共同開発チームは22nmチップを見通す

　そして特別講演では、半導体製造プラットフォーム「Common Platform」を率いるIBMでSemiconductor Research and Development Centerのディレクターを務めるJaga Jagannathan氏が「Leadership Techology Through Innovation and Collaboration」と題して最小加工寸法32nm以降の半導体製造技術を展望した。

　初めにJagannathan氏は、半導体製造技術の微細化の指針となってきた縮小比例則が、もはや通じなくなっていることを改めて提示した。縮小比例則とは、比例係数アルファ(α)に基づいてトランジスタの寸法や電源電圧などを一律に縮小するガイドラインであり、トランジスタの動作速度をα倍に高めながら集積密度をαの2乗倍に高められる。例えばαを2とすると、トランジスタのゲート長は半分になり、動作速度は2倍に、集積密度は4倍になる。過去の半導体開発では1世代ごとにαを約1.4とし、技術的な改良を施すことによって動作速度を約2倍に、集積密度を約4倍に高めてきた。

　しかし最小加工寸法が90nm以下になったあたりから、縮小比例則は破綻し始めた。まずゲート酸化膜を薄くしたことでリーク電流が問題となり、待機時の消費電流が増大し始めた(比例縮小則では、トランジスタ当たりの消費電力密度は増大しない)。この傾向は65nm以下ではさらにひどくなり、リーク電流を抑えるためには動作速度の向上を犠牲にしなければならず、何らかの工夫なしには「微細化によって集積密度が増えるだけ」という有様になりつつある。

　そこで90nm以降の半導体デバイスでは、材料の変更や新しいトランジスタ構造の導入など、新技術(innovation)によってトランジスタの性能を高めてきた。IBMでは130nm世代まではトランジスタの性能向上の90％近くを縮小比例則で実現してきたが、90nm世代では、比例縮小則が性能向上に寄与する割合は40％に減少し、新技術の寄与が60％と一気に増大した。その後も新技術が寄与する割合は増え続け、32nm世代では性能向上の90％が新技術によるものとなってしまった。

Jaga Jagannathan氏	MOSトランジスタの縮小比例則。比例係数アルファ(α)に基づいてトランジスタの寸法や電源電圧などを縮小することより、性能をα倍に、密度をαの2乗倍に高める

縮小比例則の破綻。ゲート酸化膜厚を比例係数に沿った形では薄くできない。また、消費電力密度が増大してしまう	IBMのトランジスタ性能向上に占める比例縮小則(scaling)と新技術(innovation)の寄与。90nm世代以降、微細化とともに新技術の占める割合が急速に増大している

　代表的な新技術は、1)ひずみシリコン、2)銅金属の多層配線、3)高誘電率ゲート絶縁膜/金属ゲート、4)エアギャップ絶縁の多層配線である。この中で1)～2)はすでに製品チップに採用済みだ。1)のひずみシリコンはトランジスタのチャネル領域にひずみを与えることでキャリア(電子または正孔)の移動度を高め、トランジスタの動作速度を高める技術である。2)の銅金属配線は、従来のアルミニウムに換えて銅を配線金属に使う技術で、配線の電気抵抗を下げるとともに、エレクトロマイグレーションと呼ばれる不良モードが起こりにくくなるという特長がある。

　3)の高誘電率ゲート絶縁膜/金属ゲート(High-k/Metal-Gate)は、ゲート絶縁膜を従来の参加窒化膜から高誘電率膜に換えることでゲート絶縁膜を実効的に薄くするとともにリーク電流を低く維持し、ゲート電極を従来の多結晶シリコンから金属に換えることでゲートの電気抵抗を下げてトランジスタ電流駆動能力を高める技術である。IBMでは32nm世代で量産に適用予定となっている。

　4)のエアギャップ配線はIBMが2004年に開発を始めた技術で、最も誘電率の低いエアギャップ(空隙)を多層配線間の絶縁に利用する。CPUチップを試作済みであり、2009年には試験的な生産を始める予定である。IBMのプロセス開発ロードマップでは、22nm世代で量産に適用予定となっている。

銅金属配線にエアギャップ絶縁を組み合わせた多層配線の断面構造	多層配線における絶縁膜のロードマップ

IBMにおけるエアギャップ配線技術開発の歴史	IBMのプロセス開発ロードマップ。22nm技術までは概要が見えている	22nm技術で試作したSRAMセルの断面構造と断面観察写真。SRAMセルの面積は0.1平方μm未満ときわめて小さい。リソグラフィには液浸露光技術を使用している

　IBMのプロセス開発の特徴に、様々な半導体メーカーとの共同開発がある。ここ数年で共同開発の相手先企業と対象のプロセス技術が大幅に増えてきた。現在ではCharterd、Samsungに加え、米AMD、独Infineon Technologies、米Freescale Semiconductor、スイスST Microelectronics、東芝、NECエレクトロニクスがIBMと32nm/22nmのプロセス開発で提携している。提携対象はプロセス開発だけでなく、製造容易化設計技術(DFM)や設計IP(回路ブロック)、ファウンドリなどに及んでおり、非常に幅広い。

　プロセス開発はIBMにおける基礎研究、米Albany大学における先端技術研究、IBMにおける技術開発、IBMとSamsung、Charteredのそれぞれにおける量産技術開発の順番で進む。先端技術研究と技術開発の段階で、様々な半導体企業がIBMとともに研究開発に取り組んでいる。

IBMを中心とする半導体製造プロセス共同開発の歴史	プロセス開発のアライアンス

半導体製造のアライアンス(Common Platform Alliance)	IBMにおけるプロセス技術開発の流れと。基礎研究(Fundamental Research)、先端技術研究(Advanced Semiconductor R&D)、技術開発(Technology Development)、量産技術開発(Worldwide Manufacturing)の4段階で進む

　上記のように今年のARM Forumで午前中に行われた基調講演セッションは、製造技術の色彩が濃いものとなった。ARMはこれまで、世界最大の半導体ファウンドリである台湾TSMCの製造技術を標準プロセスとしてARMコアのカタログに掲載してきた。IBMは半導体ファウンドリの実績を豊富に有するものの、高性能高価格チップの製造請け負いというイメージが強い。例えばCotex-M3はローエンドのARMコアなので、IBM陣営に製造を委託したときのコストが気になるところである。ただしCharteredまたはSamsungに製造を頼めば、状況は異なるのかもしれない。

　またTSMCは32nm/28nmプロセスの開発を活発に進めているので、ARMコアがTSMCの32nmプロセスで製造される可能性がなくなったわけではない。この点については引き続き、注目していきたい。

□ARM日本法人のホームページ
http://www.jp.arm.com/
□ARM Forum 2008のホームページ
http://www.jp.arm.com/event/forum2008.html
□関連記事
【10月22日】【TSMCシンポジウム】液浸露光で28nmを加工した微細なSRAMセルを試作
http://pc.watch.impress.co.jp/docs/2008/1022/tsmc.htm
【2007年10月18日】【ARM Forum】2010年をにらんだARMの戦略と新CPUコア
http://pc.watch.impress.co.jp/docs/2007/1018/arm.htm

(2008年10月27日)

[Reported by 福田 昭]