ISSCC 2008レポート

16Gbit NANDフラッシュメモリのチップ写真。製造技術は43nm CMOS、トリプルウエル、3層金属配線。チップ寸法は12.96×9.28mm。メモリセル面積は0.0088平方μm。2bit/セルのマルチレベルセルである

カンファレンス会期：2月4日～6日(現地時間)

会場：米国カリフォルニア州サンフランシスコ市
　　　San Francisco Marriott Hotel

　半導体の回路技術に関する国際学会ISSCC 2008が、カンファレンスの最終日を迎えた。午前中いっぱいと午後の前半には不揮発性メモリをテーマとするセッションが開催され、NANDフラッシュメモリやNORフラッシュメモリ、相変化型メモリなどの講演が相次いだ。

　中でも目立っていたのは、米SanDiskと東芝の共同開発チームである。16Gbitと大容量のNANDフラッシュメモリを3種類も発表したのだ。メモリ容量は16Gbitと同じではあるものの、実現手法はいずれも違う。

　1件は、最小加工寸法が43nmと微細な製造技術を駆使して回路面積を小さく(すなわち大量量産時の製造コストを低くすることを狙った)チップで、2bit/セルのマルチレベルセルによって16Gbitを実現した(講演番号23.6)。SanDiskが2月6日(米国時間)に発表した報道機関向けリリースによると、同社と東芝が共同で建設した三重県四日市市のNANDフラッシュメモリ製造工場で2008年第2四半期に、このチップの量産を始める。

　チップ面積は120.3平方mmである。16Gbitという非常に大きな記憶容量を考慮すると、きわめて小さなチップに仕上がっている。既存のチップを43nmの加工寸法に縮小しただけでは120平方mmには届かず、もっと大きなチップになってしまう。そこでメモリセルストリングのトランジスタ数を従来の32個から今回のチップでは64個(実際にはダミーのトランジスタが2個入るので66個)に増やし、メモリセルアレイの密度を高めるといった工夫によってチップ面積を削減している。

3bit/セルのマルチレベルセルを採用した16Gbit NANDフラッシュメモリのチップ写真。製造技術は56nm CMOS、3層金属配線。メモリセル面積は1bit当たり0.0075平方μm

　データ入出力のサイクル時間は25nsとかなり短い。電源電圧は内部回路用が2.7～3.6V、入出力回路用が1.65～1.9Vまたは2.7～3.6V。メモリの語構成は8KB×128ページ×1Kブロック×2プレーンである。プログラムのスループットは最大14MB/sec。

　もう1件は、製造技術の最小加工寸法は56nmと四日市の工場で現在量産している技術と同じながら、1個のメモリセルに3bitを記憶させて容量密度を高めた16Gbitチップである(講演番号28.1)。チップ面積は142.5平方mmであり、これもかなり小さい。SanDiskは2月6日(米国時間)にこのチップについても報道機関向けリリースを発行しており、リリースによると今年の3～4月には量産を始める。また2bit/セルのマルチレベルセル方式NANDフラッシュメモリに比べ、チップ面積を20%は削減できるとしている。

　1個のメモリセルに3bitを記憶するためには、メモリセルトランジスタのしきい電圧を8通りに制御する必要がある。データを精密に書き込むので、1bit/セルや2bit/セルのデータ書き込みに比べると、原理的に書き込み時間が長く延びてしまう。これを避けるため、3段のデータラッチを設けるなどの工夫で書き込み時間の短縮を図った。

　この結果、最大8MB/secとかなり高いプログラム(書き込み)のスループットを達成した。ちなみに56nmプロセスで東芝が量産中の2bit/セル方式8Gbit NANDフラッシュメモリ製品「TC58NVG3D1DTG00」は、プログラムのスループットが最大10MB/secとなっている。

　3件目は、プログラムのスループットを34MB/secに、読み出しのスループットを50MB/secに高めたチップである(講演番号23.1)。センスアンプの数を既存の2倍に増やす、プログラムではメモリセルに上位ビットと下位ビットを同時に書き込むといった工夫によってスループットを飛躍的に高めた。製造技術は56nm CMOS、チップ面積は182平方mmである。

Sandiskと東芝がISSCC 2008で共同発表した16Gbit NANDフラッシュメモリの概要

●100MB/secの書き込みと200MB/secの読み出し

　プログラムと読み出しのスループットを著しく向上させたことで注目を集めたのが、米Micron Technologyと米Intelが共同開発したシングルレベルセルの8Gbit NANDフラッシュメモリである(講演番号23.4)。プログラムのスループットは100MB/sec、読み出しのスループットは200MB/secときわめて高い。

プログラムのスループットが100MB/sec、読み出しのスループットが200MB/secと高速な8Gbit NANDフラッシュメモリのチップ写真。チップ面積は169.5平方mm。製造技術は最小加工寸法が50nmのp型基板CMOSプロセス、トリプルウエル、3層金属配線。メモリセル面積は0.011平方μm

　両社は2月1日(米国時間)付けで報道機関向けに開発のリリースを発表した。両社のリリースによるとこれまでの高速NANDフラッシュメモリのスループットは書き込みが20MB/sec、読み出しが40MB/secだった。今回のチップはスループットを5倍に高めたことになる。またMicron Technologyは同日付けのリリースでチップのサンプル出荷を始めたとアナウンスした。2008年の後半には量産を始める予定となっている。製品ファミリ名は「High Speed NAND」である。

　ISSCC 2008で公表された仕様は以下の通り(製品仕様とは異なる可能性があるので注意されたい)。開発したチップの語構成は4,096×128ページ×512ブロック×4プレーン×8bit。電源電圧は内部回路用が2.7～3.6V、入出力回路用が1.7～1.95Vまたは2.7～3.6Vである。読み出しアクセス時間は30μs、プログラム時間は160μs(標準値、16KBページ)、消去時間は3ms、クロックサイクル時間は10ns。

　講演では、高速化の工夫が主に述べられていた。入出力部での大きな特徴は、クロック同期のDDRインターフェイスを設けたことである。クロック同期のDDRインターフェイスにより、外部とのデータのやり取りを高速化した。なお従来と同じクロック非同期のNANDインターフェイスのモードも用意してあり、クロック同期のDDRインターフェイスと切り換えられるようになっている。

　メモリセルでは、セルストリングスに接続されるトランジスタ数を従来の32個から64個に増やし、ビット線長を短縮することでRC遅延時間を削減した。ただしこのままだとセルストリングの電気抵抗が大きくなるので、読み出し時に非選択のワード線に電圧を与えることで抵抗を減らしている。

　メモリセルアレイは2Gbitずつ、4つのバンクに分割してある。データ入出力を高速化するため、各バンクごとに4KBのページバッファを設けた。ページバッファと入出力バッファの間には2次センスアンプと、データ同期レジスタを設けてある。2次センスアンプはページバッファのデータを高速に読み出す、あるいはページバッファにデータを高速に書き込む役割を果たす。データ同期レジスタは、ページバッファ側の32bitバスと入出力バス側の8bitバスの間でクロック同期でデータを高速に変換する。

□ISSCCのホームページ(英文)
http://www.isscc.org/isscc/
□米SanDiskのホームページ(英文)
http://www.sandisk.com/
□東芝のNANDフラッシュメモリに関するホームページ
http://www.semicon.toshiba.co.jp/product/memory/selection/nand.html
□米Micron Technologyと米Intelのリリース
http://www.micron.com/about/news/pressrelease.aspx?id=4FB9035CEFA2B68E
http://www.micron.com/about/news/pressrelease.aspx?id=86A77F5DEFA2B68E
http://www.intel.com/pressroom/archive/releases/20080201corp.htm
□関連記事
【2月4日】【ISSCC】低消費プロセッサと低コスト不揮発性メモリ
http://pc.watch.impress.co.jp/docs/2008/0204/isscc01.htm
【2月1日】Micron、リード200MB/secの8Gbit高速型SLC NAND
http://pc.watch.impress.co.jp/docs/2008/0201/micron.htm
【2007年12月13日】【IEDM】東芝とSanDisk、既存技術の改良でNANDフラッシュの限界を延ばす
http://pc.watch.impress.co.jp/docs/2007/1213/iedm04.htm
【2007年9月4日】東芝、世界最大級のNANDフラッシュ製造棟が完成
http://pc.watch.impress.co.jp/docs/2007/0904/toshiba2.htm

(2008年2月7日)

[Reported by 福田昭]