評価段階のテストボード。フリップチップのメモリコントローラとメモリ(エミュレーションによる)を備えている

11月28日(日本時間)　発表

　米Rambusは28日(日本時間)、1TB/secのメモリバンド幅を実現する構想を発表した。

　この構想は、単一のシステムオンチップ(SoC)に対して最大1TB/secのメモリバンド幅を実現するもの。次世代のマルチコアCPU、およびグラフィックスアプリケーション向けに利用でき、低コストかつ高容量、高性能を実現できるという。

　現時点では、「32X Data Rate」、「FlexLink C/A(Command/Address)」、「FDMA(Fully Differential Memory Architecture)」の3つの技術要素が含まれている。

　32X Data Rateとは、1クロックあたり32bitのデータを転送する技術のこと。現在最高速のXDRメモリでは1クロックあたり8bit転送できるが、32Xではその4倍となる32bitを転送する。これにより、500MHzという低周波数でありながら、ピンあたり16Gbpsの転送速度を実現する。

　FlexLink C/Aは、リード/ライトコマンド発行およびアドレス指定に使うデータ線を、従来のパラレルバスからポイントツーポイント(PTP)のシリアルバスに変更することで、信号線の数を従来の28本から2本に減らせる技術。データ転送線と同様に16Gbpsの転送速度を実現できるだけでなく、リンク数を増やすことでフレキシブルに速度を向上できる。

　FDMAは、C/Aとデータ信号両方で差動シグナリングを実現する技術で、高速転送時のデータ信号の整合性を高める。これにより高速なデータ転送を実現するという。

　これらの技術により、16Gbps転送/4byte幅のDRAMチップを16枚組み合わせることで、1TB/secのメモリバンド幅を実現できるとしている。

1クロックあたりに32bitを転送する32X Data Rate	PTP方式のFlexLink C/A
差動シグナリングをC/A線にも使用	1TB/secの転送速度を実現する構成

　同日に都内で開かれた記者発表会では、同社 エンジニアリング担当上級副社長 ケビン・ドネリー氏が、構想の発端について述べた。

　同氏はまず、近年性能向上が著しいCPUに対して、メモリの速度向上は緩やかであり、その間のギャップが開きつつあることを指摘。「この間のギャップをできるだけ埋めるのが我々に与えられた使命だと自負しており、高速化するためのさまざまな技術要素を開発してきた」と説明した。

　特に、ゲーム機に代表されるグラフィックス分野でのメモリ帯域への要求向上は著しく、ほぼ5年ごとに10倍のメモリ帯域が必要とされているという。「今回の構想はそのニーズを先取り、1TB/secのメモリ帯域幅を2011年頃に実現できる。低コストで実現できることから、広範囲なアプリケーションに適用できる技術だ」とアピールした。

エンジニアリング担当上級副社長 ケビン・ドネリー氏	CPU性能とメモリ性能のギャップの拡大	ゲーム機に代表されるメモリバンド幅拡大への需要

□Rambusのホームページ
http://www.rambus.com/jp/
□ニュースリリース
http://www.rambus.com/jp/news/press_releases/2007/071128.html
□関連記事
【8月10日】【海外】6.4Gbpsを狙う次々世代メモリ「NGM Diff」
http://pc.watch.impress.co.jp/docs/2007/0810/kaigai380.htm

(2007年11月28日)

[Reported by ryu@impress.co.jp]