TILE64

8月20日(現地時間)発表

　米Tileraは20日(現地時間)、64基のコアを内蔵したCPU「TILE64」を発表した。すでに一部の顧客に向け出荷済みで、1万個ロット時の価格は435ドル。

　Tileraは、マサチューセッツ工科大学(MIT)のAnant Agarwal教授らの研究を商業化する目的で2004年に設立された会社。

　今回発表されたTILE64は、L1およびL2キャッシュを内蔵した汎用プロセッサコアを64基内蔵。それぞれのコアは8×8の格子状に並べられており、各コアは「iMesh」(Intelligent Mesh)と呼ばれる通信スイッチを通して接続。これにより、コア間の通信におけるレイテンシを削減している。

　動作周波数は600MHz～900MHzで、コアあたりの消費電力は170～300mW。各コアはそれぞれ独立してLinuxなどのOSを走らせたり、複数のコアをまとめてマルチスレッドOSを走らせることが可能で、同社ではデュアルコアXeonと比較して10倍の性能、あるいは30倍の消費電力あたり性能を実現したとしている。また、放送画質のHD映像をH.264で2ストリーム同時にエンコード可能という。

　CPUコアに加え、4つのDDR2メモリコントローラ、2つのGigabit Ethernetコントローラ、2つの10Gbps PCI ExpressなどのI/Oインターフェイスも実装し、ノースブリッジやサウスブリッジなどのチップセットは不要。

　TILE64は、まず、ネットワーク機器や、デジタルマルチメディア機器などの組み込み用途に採用される予定。将来は36コアや120コアの製品も予定している。なお、仕様書などにx86との互換性については言及されていない。

TILE64のブロックダイヤグラム。右はプロセッサコアの拡大図

□Tileraのホームページ(英文)
http://www.tilera.com/
□ニュースリリース(英文)
http://www.tilera.com/news_&_events/pr_070820.php
□製品情報(英文)
http://www.tilera.com/products/processors.php
□関連記事
【2月15日】【海外】Intel CPUの未来が見える80コアTFLOPSチップ
http://pc.watch.impress.co.jp/docs/2007/0215/kaigai337.htm
【2月14日】【ISSCC】Intel、80コアの並列プロセッサで1.81TFLOPSを達成
http://pc.watch.impress.co.jp/docs/2007/0214/isscc02.htm

(2007年8月21日)

[Reported by wakasugi@impress.co.jp]