及川芳雄氏

6月27日 発表

　インテル株式会社は27日、「エンタープライズ・テクノロジー・アップデート」を開催し、エンタープライズ向けプラットフォームのロードマップなどについて解説した。

　同社技術本部長及川芳雄氏は、まず現在の同社プロセッサの核となるCoreマイクロアーキテクチャについて、プロセス技術、プロセッサ設計、製造施設のネットワークという3つの点に注力した結果生まれた高性能/高電力効率プロセッサと紹介。

　同社はこれまで、2年おきにプロセッサのプロセスルールを改善。各2年の中でPentium DとCore 2のように、新プロセス採用製品と、それを発展させた製品をリリースするサイクルを採ってきた。

　その中でも、次期プロセッサで採用される45nmプロセス製品は、業界で初めてHigk-K(高誘電率)ゲート絶縁膜と金属ゲートを採用することで、トランジスタの集積度を2倍、スイッチング速度を2割高め、スイッチング電力を3割低減させており、'60年のMOSトランジスタ開発以来、最大の変化と称している。

　実際、同プロセスを採用した「Penryn (ペンリン)」アーキテクチャのクアッドコアXeon「Hapertown (ハーパータウン)」は、現行のクアッドコアXeon「Clovertown (クローバータウン)」と比べ、トランジスタ数を6億8,100万から8億2千万に増やしながら、ダイサイズを縮小。

　及川氏は、Hapertownのダイサイズは214平方mm(107平方mmのデュアルコア×2)であるのに対し、AMDの65nm SOIプロセスクアッドコアの「Barcelona (バルセロナ)」が283平方mmになる点にも言及し、45nmプロセスの優位性を強調した。

45nm High-Kプロセスの効果	65nmプロセス製品とのダイサイズの比較

　現在同社は45nmプロセスに対応したFabを4カ所で展開しており、及川氏は2008年3月には45nm製品の出荷量が65nm製品を上回るとの見通しを示したほか、2007年後半だけで、第2世代のvProプロセッサー・テクノロジーとなる「Weybridge (ウェイブリッジ)」プラットフォーム、MP向けクアッドコアプラットフォーム「Caneland (ケインランド)」、新Itanium 2「Montvale (モントベール)」、そしてHapertownと、エンタープライズ向け製品を矢継ぎ早に発表していくと語った。

●セキュリティを強化した第2世代のビジネスプラットフォーム

廣田洋一氏

　同社プロダクト&プラットフォーム マーケティング本部ビジネス・クライアント・マーケティング部長の廣田洋一氏は、第2世代のvPro(Weybridge)およびCentrino Pro(Montevina)のポイントを解説した。

　廣田氏によれば、現在のvProおよびCentrino Proというビジネス向けクライアントプラットフォームの訴求点が「Active Management Technology」など管理運用にあるのに対し、第2世代ではより強化されたセキュリティ機能が搭載されるという。

　その1つが「Trusted Execution Technology (TXT)」と呼ばれるもの。現在、企業ネットワーク内のクライアントの認証は、パスワード認証や指紋などの生体認証など、人(ユーザー)の認証を主体としている。

　TXTでは、MACアドレスに代わってTPMを利用することで、機器(PC)に固有のIDを与え、その機器の「信用性」を保証し、機器やソフトウェア構成の認証を実現する。

　また、「VT-d」と呼ばれる新しい仮想化技術と組み合わせることで、ハードウェアレベルでの仮想化を可能にする。廣田氏の例によれば、現在のクライアントでは仮想マシン上で動作するOSやアプリケーションは分離されているものの、ハードウェアは共有されているため、技術的には仮想環境の中のメモリをスキャンして内容を覗き見ることができる。そのため、厳格なセキュリティが要求される銀行などではメールなどの業務に使うクライアントと、基幹系に接続するクライアントを個別に用意して運用している。

　これが、TXTとVT-dの組み合わせでは、ハードウェアレベルでの「分離」がなされるため、より強固な仮想環境が実現でき、これまで分割されていたハードウェアを1台にまとめ、コスト削減ができるようになるという。

　このほかTXTでは、システムがハングアップした時に残されるダンプ内容を消去する機能も備える。

vProとCentrino Proのロードマップ	TXTの機能

●MP向けもクアッドコアを採用するXeon

徳永貴士氏

　プロダクト&プラットフォーム マーケティング本部デジタル・エンタープライズ・グループ統括部長の徳永貴士氏は、Xeonの進化について触れ、過去のXeonと比較して、デュアルコア/クアッドコア製品は飛躍的な性能向上を遂げたとし、シングルコアでクロックを高めるより、マルチコア化が有用であることを強調。また、デュアルコアOpteronに対する性能面の優位性も示した。

　Hapertownについては、推測値としてその性能を紹介。対Clovertownで、Javaの性能は25%、高い帯域幅を要求するHPCの性能は最大45%向上するという。

　第3四半期中に登場予定のMP向けクアッドコアXeonである「Tigerton (タイガートン)」は、チップセット間の帯域幅を2倍以上に向上させた専用インターコネクトや、64MBのスヌープ・フィルター・キャッシュを搭載した「Clarksboro (クラークスボロ)」チップセットを採用。50/80/130/150Wの4種類のTDPの製品がラインナップされる。

過去のXeonの性能向上の度合い	XeonとOpteronの性能比較
Hapertownの概要	Tigertonの概要

●32nmの先も予定されているItanium 2

本間康弘氏

　Itanium 2については、技術本部スペシャリスト・マネージャーの本間康弘氏が解説。Itanium 2は前述の通り、2007年後半に現在の「Montecito (モンテシト)」(90nmデュアルコア)から、65nmデュアルコアのMontvaleへと移行。

　その後は、クアッドコア、HyperThreading対応、メモリコントローラ内蔵、新開発高速インターコネクト対応の「Tukwila(タクウィラ)」(65nmプロセス)が予定。Tukwilaでは、ECCがDRAM 1素子のエラーにしか対応できないのに対し、2つの素子のエラー修復ができる「Double Device Data Correction (DDDC)」技術も搭載。なおTukwilaは、その時期のXeonとチップセットが共通化される。

　その先には、45nmプロセスをスキップして32nmプロセスを採用し、マルチスレッディングや命令セットを拡張した超並列マイクロアーキテクチャの「Poulson (ポールソン)」、そしてさらにその先には「Kittson (キットソン)」と呼ばれる製品が予定されている。

Tukwilaが搭載するDDDC機能	Poulsonは32nmプロセスを採用	Poulsonの先にはKittosonが控える

□インテルのホームページ
http://www.intel.co.jp
□関連記事
【4月20日】インテル、国内でも今後の開発計画を発表
http://pc.watch.impress.co.jp/docs/2007/0420/intel.htm
【4月5日】インテル、「Centrino Pro」ブランドを発表
http://pc.watch.impress.co.jp/docs/2007/0405/intel.htm
【3月19日】インテル、クアッドコアとvProで牽引するエンタープライズ戦略
http://pc.watch.impress.co.jp/docs/2007/0319/intel.htm
【2月22日】インテル、クアッドコアと仮想化技術の親和性をアピール
http://pc.watch.impress.co.jp/docs/2007/0222/intel2.htm
【1月29日】Intel、45nmプロセスの次期CPU「Penryn」の試作に成功
http://pc.watch.impress.co.jp/docs/2007/0129/intel.htm

(2007年6月27日)

[Reported by wakasugi@impress.co.jp]