最新ニュース
【11月30日】
【11月29日】
【11月28日】

【Watch記事検索】

MicroProcessor Forum 2007レポート

【AMD編】
Griffinの詳細を発表

会期:5月21日〜23日(現地時間)

会場:米カリフォルニア州サンノゼ
DoubleTree Hotel



 日本でもすでに発表があった通り、AMDは2008年のMobile Marketに向けてGriffinプロセッサ及びPumaプラットフォームの開発を行なっている。MPFにおいて、AMDはこのGriffin/Pumaの詳細を改めて明らかにした。内容の大半はすでに発表された内容と同一だが、細かいところでいくつか新しいスライドなどもあるほか、発表者であるMaurice Steinman氏へのインタビューの際にちょっと細かい話を聞くこともできた。そこで、これらの新しい内容を中心に簡単にレポートしたい。

 Griffinは既存、つまりRev.GのCPUコアをベースとしながら、L2キャッシュを1MBに倍増させ、さらに新設計のノースブリッジ(Memory ControllerとHyperTransport Link)を組み合わせた構造になっている。コアに既存のRev.Gを流用した理由は、デザインを必要以上に複雑にしたくなかったから、との事。ただ結果としてダイサイズは決して小さくない。フロアプラン(写真3)を見ると中央のMemory ControllerとHyperTransport Link I/Fがかなり肥大化していることがわかるが、これについては「HyperTransport 3の回路規模がかなり大きいことに加えて、Modular Designの手法を採ったことにより、わずかながら回路規模の無駄が出ることは避けられない」との話だった。

【写真1】AMD FellowのMaurice Steinman氏。現在はAMDの次世代Mobile向けMicroprocessor Portfolioの総責任者だ。前職はIntelの次世代プロセッサアーキテクチャの開発に携わるsenior engineer、その前はDECにおけるsenior engineerで、そのままCOMPAQ/HPに移動する形になったそうな 【写真2】Griffinのサンプル。Compact Flashよりやや小さい程度のパッケージだ 【写真3】中央の緑色の部分がMemory ControllerとHyperTransport Link I/F

 まずMemory Controllerに関しては、新たにプリフェッチの仕組みを取り入れた(写真4)ほか、効率の最適化がなされているという。この最適化に関し、以前同社CTOのPhil Hester氏は2本のメモリチャネルを64bitずつ独立させて動作できるようにするという話をしていた。これについて確認したところ、「128bitで同期するモードと64bitずつ分離するモードの両方をサポートする。128bitの同期モードは、Backward Compatibilityを維持するためのものだ」という回答であった。

 省電力に関しては、コア毎にPower Planeを分離したことで、完全に独立して2つのコアの電圧と動作速度を変更することができる(写真5)。またHyperTranpoer Linkについても、転送速度そのものは最大2.6GHzに高速されているが、リンク幅を0/2/4/8/16に変更できるため、省電力性を確保できるとしている(写真6)。これに関連してはもう少し細かな説明が付け加えられた。アプリケーションから見ると、省電力のI/Fというのは非常にシンプルだ。ACPIのP-Stateの変更、あるいはCPUがHALT命令を発行することで勝手に省電力モードに切り替わる。

【写真4】C4モードに入った場合でも、メモリコントローラは別に動作するので、UMA Graphics ModeであってもLFBを必ずしも持つ必要はない、としている 【写真5】このスライドは日本で公開されたものと完全に同一 【写真6】Link幅を減らすと、2.6GHzで動作するドライバをそれだけ止められることになるから、確かに省電力性は高いだろう

 面白いのはチップセットの側で、I/Oトラフィックを監視して自動的に省電力モードに遷移する(写真7)。これをもう少しわかりやすくしたのが写真8だ。GPUでレンダリングするときは、CPUはDeep Sleepに入っているが、チップセットやDRAMはフル稼働になる。ところがDisplay Active、つまり同じ画面を表示している時にはリフレッシュのためにDRAM→グラフィックへの転送が入るので、DRAMはActiveだしDownstreamもそれなりだが、Upstreamは無いから2bitになるという具合だ。HyperTransport 3ではUpstreamとDownstreamのbit幅を独立に変更できるそうで、このあたりも省電力性に貢献しているとの話であった。

【写真7】考え方として面白いのは、いわゆるハイパワーモードが無いこと。つまりデフォルトで常に省電力機構が動く事だ 【写真8】とはいえ、たとえばUpstreamを切り離してDownstreamだけ8bitみたいな事はできないそうな。Disconnectに関しては、Up/Downで同期するという 【写真9】早いタイミングでDRAMはSelf-refreshモードになることで、メモリコントローラがリフレッシュを出す(ために動く)事を避けられるようになっているのが特徴的だ

 電圧については、アニメーション(もどき)の形でわかりやすく説明があった。写真10が全てフル稼働の場合だ。これはMax TDPというよりもPeak値に近い。ただ、常にこれだけの負荷がかかることは、実際にはそれほど多くない。Core 1がP3ステートに入ると、同時に電圧も落ちる関係で消費電力は大幅に減る(写真11)。さらにCore 1がPminステートに入ると、消費電力はさらに下がることになる。システム全体がたとえばスタンバイ状態になると、全てのコンポーネントの消費電力は最小になる(写真13)。ただ画面表示などが行なわれる場合は、メモリやそのほかのコンポーネントが最小の消費電力で動くという仕組みだ(写真14)。

【写真10】フルパフォーマンスモード。一番右のChipset/GPUというのは、CPUの外にあるチップ。Pumaで言えばRS780+SB700に相当する部分 【写真11】電圧を同期して変更できるので、動作周波数の分以上に省電力が可能、としている
【写真12】Core1がまだ(ゆっくりとはいえ)動いているので、Deep Sleepには入らない。ただCore 0の電圧は最低限に抑えられる 【写真13】システム全体が落ちた段階。この時点で一番消費電力が多いのがChipset/GPUというあたりが非常に興味深い 【写真14】UMAの場合、画面のRefreshのためにSystem Memoryやノースブリッジ、HTなどが動作する。ここでたとえばLFB(Local Frame Buffer)などを設ければ、メモリの消費電力やChipset/GPUの消費電力は変わらなくても、On-die North-bridgeやHTの消費電力を最小限にすることが可能になる。ただその分コストは上がるわけで、そこがトレードオフとなる

 これを支えるのが、周波数を最大で8分の1まで落とせるという従来にない仕組みだろう。デモでは、動作周波数250MHzという状態で、DVD再生をコマ落ちなく実現できたそうだ。従来は落とすといってもMin-P stateで800MHzだったから、大幅な省電力化を実現させたことになる。

 これを実現するために、Griffinでは複数の電圧を入力することになる。CPUからSVI(Serial VID Interface)経由で電圧指示が出され、これにあわせてVDD0/1/VDDNBが可変されるという仕組みだ(写真15)。ただここでやや気になったのは、Dual Coreには適切なメカニズムだが、クアッドコアへのアップグレードが非常に難しそうなことだ。ただこれに関しては「そもそも今のGriffinのマーケットにクアッドコアが適切だとは思えない。もちろん今のメカニズムはクアッドコアには利用できない。もちろんもっと先、Fusionの世代になるとそうした配慮は必要だろうが、そのときにはインフラが完全に変わることになるだろう」との返事であった。

 最後に温度センサーに関してだが、Griffinの世代では複数の温度センサーをCPUのhotspot(たとえばデコーダ部やFPUなど)に広く配置し、これを新しいSB-TSIと呼ばれるセンサーバス経由で取り込む形になることが明らかにされた(写真16)。また、メモリに関してもMEMHOTという端子経由で温度を取り込むことが可能で、システム全体の温度管理を行なうための仕組みが用意されている。

 新しい内容はおおむねこの程度で、後は日本における説明とそれほど差はなかった。

【写真15】PLLやDDR2-SDRAMのPHYなどは電圧が固定なので、これらはVDDNBとは別に入力される形になるとの事 【写真16】図には無いが、当然On-die North-bridgeにも温度センサーは配されている

□Microprocessor Forum 2007のホームページ(英文)
http://www.in-stat.com/mpf/07/
□関連記事
【5月18日】AMD、次世代モバイルCPU「Griffin」とプラットフォーム「Puma」を発表
http://pc.watch.impress.co.jp/docs/2007/0518/amd.htm
【3月17日】【CeBIT】AMDがR600の概要とクアッドコアOpteronのウェハを公開
http://pc.watch.impress.co.jp/docs/2007/0317/cebit06.htm

□Spring Processor Forum 2006レポートリンク集
http://pc.watch.impress.co.jp/docs/2006/link/spf.htm

(2007年5月24日)

[Reported by 大原雄介]

【PC Watchホームページ】


PC Watch編集部 pc-watch-info@impress.co.jp
お問い合わせに対して、個別にご回答はいたしません。

Copyright (c)2007 Impress Watch Corporation, an Impress Group company. All rights reserved.