マルチゲートトランジスタ

12月4日(現地時間)　発表

　独Infineon Technologiesは4日(現地時間)、世界で初めて65nmプロセスのマルチゲートトランジスタ技術の試験に成功したと発表した。

　従来の2次元構造のトランジスタでは表面側のゲート1つで制御されており、空乏層の電位障壁が薄いため、トランジスタがOFFの状態でも、電子が障壁を越えてリークが発生するという問題があった。これに対し、マルチゲート技術ではトランジスタのゲート電極を3次元的に包むような構造とすることで、接触面積を3倍にし、確実にトランジスタをON/OFFできるようになる。

　今回の試験では、65nmプロセスでこのマルチゲート技術を適用し、アクティブトランジスタを3,000個以上集積して検証。2次元構造のトランジスタ技術と同等の性能を実現しつつ、消費電力は約半分、リーク電流は10分の1以下となり、さらに面積を約30%小型化できたという。携帯機器の電力効率とバッテリ寿命を最大2倍程度に高められるとしており、32nmプロセス以降ではさらに効果が向上するという。

　同社は今後この新しい製造技術の研究を進め、5～6年以内に実用化して大量生産の基本技術にするとしている。

□Infineon Technologiesのホームページ
http://www.infineon.com/
□ニュースリリース
http://www.infineon.com/cgi-bin/ifx/portal/ep/contentView.do?channelId=
-87193&contentId=213651&programId=61238&channelPage=%2Fep%2Fchannel%
2FnewsChannel.jsp&pageTypeId=17226&contentType=NEWS
□関連記事
【6月13日】Intel、リーク電流を1/50に削減するトライゲートトランジスタ
http://pc.watch.impress.co.jp/docs/2006/0613/intel.htm

(2006年12月6日)

[Reported by ryu@impress.co.jp]