■後藤弘茂のWeekly海外ニュース■ 次世代CPUのヒントが出されたIDF

●Nehalemの予告? でくくったスピーチ

　次世代CPUマイクロアーキテクチャ「Nehalem(ネヘーレン)」が視界に入ってきた。

　米サンフランシスコで9月26日～28日に開催された「Intel Developer Forum(IDF) Fall 2006」で、デジタルエンタープライズのキーノートスピーチに立ったIntelのPatrick(Pat) P. Gelsinger(パット・P・ゲルシンガー)氏(Senior Vice President and General Manager, Digital Enterprise Group)は、Nehalemのヒントをチラリと見せた。

　Gelsinger氏は、45nm世代CPUに実装される、50命令に及ぶ大幅な命令セット拡張“SSE4”の概要を発表。さらにスピーチの最後には「これはFabから出てきた次世代製品だが……」と思わせぶりにシリコンウェハを取り出した。

　聴衆に、ここでNehalemについて語られると期待させたGelsinger氏は、しかし「これについては春にまた話したいと思う。では仕事に戻るので」と笑いながら奥へ引っ込んでしまった。まるで、映画のラストに次回作への引きを挿入するような演出だった。

　Intelがサーバー&デスクトップに導入した新CPUマイクロアーキテクチャ「Core Microarchitecture(Core MA)」は、もともと、Intelイスラエルの設計センターでMobility Group向けに開発されたもの。それに対して、Gelsinger氏は、Pentium IIIやPentium 4を開発したIntelのオレゴンの設計センターを率いていた。オレゴンでは、Core MAの次に来るNehalemを開発しており、Gelsinger氏としては、自分の膝元で設計されているNehalemをアピールしたいはずだ。

　Gelsinger氏は、前回の3月のIDF Springでも、「次の次のマイクロアーキテクチャ(Nehalemを指す)については、今後の複数回のIDFで明らかにしていく」と語っており、今回、Nehalemについて何かを語ることが期待されていた。しかし、今回は命令セット拡張の話だけに留まった。

　また、新命令セットが実装される最初のCPUも、Core MAの拡張版となる「Penryn(ペンリン)」になるのか、Nehalemになるのかは、明確にされていない。どころか、Intel自身にも混乱がある。命令セットが実装される時期は、Intelが出したプレスリリースでは、来年(2007年)となっており、その場合は時期的にはPenrynとなる。しかし、Intelが出したホワイトペーパーでは2008年となっており、その場合はNehalemとなる。マイクロアーキテクチャの更新を考えると、後者である可能性の方が高い。

●命令セットを継続して拡張することを強調

　命令セットの拡張について、Gelsinger氏はまず「RISC(Reduced Instruction Set Computer)対CISC(Complex Instruction Set Computer)論争」から説き起こした。'90年頃に、x86のようなCISC命令セットに対して、MIPSやSPARCのようなRISC命令セットが挑んでアーキテクチャ論争が行なわれた。「RISCのように命令セットを最小限に抑えるべきか、CISCのように命令セットを拡張すべきか、議論があった」とGelsinger氏は語る。

　下は、当時の議論を扱った業界紙「Microprocessor Report」の記事を示したスライドだ。下の写真の右が若き日のGelsinger氏、写真の左がRISCの発案者の一人John Hennesy(ジョン・ヘネシー)氏(現スタンフォード大学プレジデント)。

若き日のGelsinger氏(右)とJohn Hennesy(ジョン・ヘネシー)氏(左)	ISA発展の歴史

　Gelsinger氏は、以前のインタビューでこの頃のHennesy氏との議論について次のように語ったことがある。

　「486を出す直前、私はスタンフォード大学の学生(Gelsinger氏はIntelで働きながらスタンフォード大学に通っていた)でJohn Hennesy氏に師事していた。その時、Hennesy氏は、x86では2 CPI (Clock per Instruction)以下には絶対にできないと言っていた。ところが、私はその時、すでに486のアーキテクトだったので、486が1.8 CPIを達成できることを知っていた(笑)」

　当時は、命令セットを抑えて命令フォーマットを単純化したRISCでなければ、今後パフォーマンスを上げ続けることができないという論調が支配的だった。しかし、結果を見れば、Intelアーキテクチャは進化を続け、命令セットを拡張しながら成功してきた、と言うのがGelsinger氏の見解だ。つまり、Intelは、命令セットをシンプル化するRISCの理念を否定、今後も命令セットをリッチにし続けると再宣言したことになる。

さまざまなワークロードが出現	次世代CPUのホワイトペーパーをアナウンス	新命令セット

非常に多い新命令セット

　命令セットの中核は、コンパイラによる自動ベクタ化のための命令群で、CPUのデータレベルの並列化を高めるためのものだ。その他、内積(dot product)命令のようにゲーム機向けCPUの拡張命令によく見られる命令も含まれる。その一方で、ストリング命令の拡張など、CISC型の複雑なものも含まれる。

　Gelsinger氏は、新命令について「2年間のマイクロアーキテクチャの周期で、次世代の命令セットを45nm向けの製品で発表していく。ホワイトペーパーを出すことで、50命令を、今後2年間で広める」と、45nm世代CPUに実装することを明らかにした。

　命令セットをより複雑にするIntelの方向は、x86系CPUの最大の課題である命令デコーダ部分が今後のCPUで強化されることを暗示している。Core MAの弱点は、命令のプリデコードとデコードにあり、命令デコーダも複雑命令をデコードできるものは1ユニットしかない。デコーダの構造を強化したり、トレースキャッシュを導入するといった方向が考えられる。

●製品と技術のアピールにフォーカスしたスピーチ

　今回のIDFは、メインとなるキーノートスピーチについては、よく言えば質実剛健、悪く言えば遊びがなく単調。お遊び的な要素は極力排除して、できる限り製品アピールに集中したイベントだった。Gelsingerのキーノートスピーチも、そのラインにあり、技術に踏み込むというより、製品と技術のアピールにフォーカスしていた。

　製品のパフォーマンスと長所をわかりやすいチャートでくどいほど強調。壇上には、IBM、Hewlett-Packard(HP)、SAP、Adobe Systemsといった業界の有力パートナーの幹部をゲストに呼び、彼らからもIntelの新ラインナップとその技術を語らせる。かつて、IDFでPCのファッションショーを開いたGelsinger氏とは思えない、直球勝負でガンガンに攻めるスピーチだった。冒頭で説明した命令セットのような将来技術の話は、実際にはキーノートのごく一部で、スピーチの大半は自社製品とその技術のアピールが大半を占めた。

　また、AMDに対しては過剰なほどの対決姿勢を見せた。ステージにIntelとAMDの製品を並べ、パフォーマンスと消費電力を測定して、Intelの優位をデモンストレート。また、パフォーマンスチャートでも、AMDとの比較を見せた。ライバルを優雅に無視するという余裕は、もはや感じられない。それだけ、Intelが、AMDに浸食された現状に危機感を抱き、真剣に戦っていることをアピールする必要に迫られていることを印象づけた。

　また、Gelsinger氏は、自社製品を語る時に、パフォーマンスだけの比較は避け、必ずパフォーマンス/消費電力をセットでアピールした。Intelが、パフォーマンス/消費電力に注力していることを印象づける姿勢だ。

　「'70年代はイノベーションの時代、'80年代はスケーリングの時代、'90年代は製造の時代、そして、今日は効率の時代だ」

　スピーチの冒頭でGelsinger氏はこう宣言。パフォーマンス効率でIntelがリーダーになるという戦略を浮き彫りにした。

●製品のパフォーマンスを強くアピール

　スピーチは、ステージに今年になってから投入した膨大な製品群のシリコンウェハを並べることからスタートした。製品の物量をまずアピールして、そこからパフォーマンスに入るという導入だ。

2006年投入のIntel製品群	多くのシリコンウェハを並べスピーチを行なうGelsinger氏

　下が、各製品のパフォーマンスと効率を示すスライドだ。いずれも、シングルコアのNetBurst(Pentium 4)アーキテクチャCPUと比較、マイクロアーキテクチャの更新とデュアルコア化でパフォーマンスが躍進したことを示している。ただし、Gelsinger氏は、CPUコアのマイクロアーキテクチャの違いには、ほとんど言及しなかった。オレゴンで開発したNetBurstアーキテクチャの「Xeon 7100(Tulsa:タルサ)」も併存しているためと思われる。

　スライドでは、次のように“自社比”のパフォーマンスと効率が示された。Core MAのXeon 5100(Woodcrest:ウッドクレスト)シリーズが、シングルコアのXeonからパフォーマンスで3倍、パフォーマンス/消費電力が3.5倍にアップ。最後のNetBurstであるXeon 7100シリーズはパフォーマンス2倍、パフォーマンス/消費電力が3倍。初のクアッドコアとなる「Clovertown(クローバタウン)」がパフォーマンス4.5倍以上、パフォーマンス/消費電力が4倍以上。デュアルコアの「Itanium 2(Montecito:モンテシト) 9000」シリーズがパフォーマンス2倍、パフォーマンス/消費電力は2.5倍。

Core 2 DuoとPentium 4のパフォーマンス比較	Xeon 5100と同5000の比較。性能/電力ではシングルコアXeonの3.5倍

Xeon 7100シリーズ概要	4コアのClevertownでは4.5倍の性能に	Itanium 2 9000シリーズの性能/電力は2.5倍

　パフォーマンスでは、さらにデュアルコアのWoodcrestと、AMDのOpteronとの比較デモを公開した。比較対象をぼかさずに、AMD Opteronであることを明示、ブルー(Intel)対グリーン(AMD)の画面を並べてベンチマークを走らせた。さらに、電力計も並べて、パフォーマンスと電力のどちらでも勝るとアピールした。

　また、同マシンのCPUをクアッドコアのClovertownに入れ替えて、さらにデモ。クアッドコアの出荷で先行することで、パフォーマンス優位を決定的にすることを語った。「競争相手が最初の(クアッドコア)ユニットを出す前に、(クアッドコアを)100万個を出せるだろう」というのがIntelのクアッドコア先手戦略だ。

Woodcrest(Xeon 5100)とOpteronの比較デモ	Woodcrestを4コアのClevertownに入れ替えてデモ。タスクマネージャのコア数が増加している	4コアにおける性能比較

●SPARCをItanium 2上でエミュレート

　Gelsinger氏は、キーノートで新CPUとプラットフォームの機能面の拡張もアピールした。

　クライアントでは、発表されたばかりのvPro Technologyを説明。仮想マシン機能によるパーティショニングを使ったより堅固なセキュリティ保護などをデモした。

vPro Technologyベースのプラットフォーム	2006年におけるvPro Technologyのメリット	vPro Technologyのセキュリティ保護のデモ

日立製作所のItanium 2 9000搭載ブレードサーバーの仮想マシンを使った構成図

　また、サーバーでは、Itanium 2 9000シリーズによるサーバー仮想化のデモが行なわれた。デモで使われたのは日立製作所のブレードサーバーで、ハイパーバイザであるHitachi Virtualization Monitor上で仮想マシンを立ち上げた。このデモでのハイライトは、仮想マシン上でTransitive社のダイナミックトランスレーションソフトウェア「QuickTransit」を使ってSPARCをエミュレートしたこと。SPARCのネイティブバイナリを、QuickTransitによってIA-64コードにリアルタイムにトランスレートして実行した。Intelは、「最も高性能のSPARCマシンは、Itaniumプラットフォームだ」と宣言した。

　QuickTransitでは、コードトランスレーションの際に、トランスレートした後のIA-64コードをキャッシュ。頻繁に使われるホットコードを検知すると、そのコードにさらに最適化をかける。IA-64はVLIW型の命令セットアーキテクチャであるため、コンパイラによるソフトウェアスケジューリングで高速化がしやすい。そのため、コードトランスレーションでは、Transitiveの技術のようにうまく最適化すれば性能が出しやすい。その利点を活かしたデモだった。

●コプロセッサ戦略も明らかにしたIntel

　また、Intelはアプリケーションアクセラレータ(コプロセッサ)について、柔軟に対応して行くことも明確にした。これも、AMDのコプロセッサ構想「Torrenza(トレンザ)」に対抗する形となる。そのために、PCI Expressを拡張するコードネーム「Geneseo」をIBMとともに推進する。AMDは、PCI Expressだけでなく、HyperTransportをコプロセッサ接続に使おうとしているが、IntelはPCI Expressにフォーカスする。

増加する特定アプリケーション向けアクセラレータ	IntelのCPUとコプロセッサの接続図	FPGAベンダーへFSBをライセンス

　さらに、IntelはCPUのFSB(Front Side Bus)もFPGA(Field Programmable Gate Array) ベンダーXILINXとALTERAにライセンスすることも発表した。AMDも、すでにTorrenzaの一環として、FSBであるCoherent HyperTransportのライセンスを進めており、AMD CPUソケットに装着できる「ソケットフィラー」タイプのコプロセッサも推進している。Intelも、FPGAを使ったアクセラレータについては、こうした方向を考えている。

　今回のIDFでのGelsinger氏のキーノートは、自社の製品と技術の優位のアピールと、その背面の対AMDに集中した。AMDに対する穴を、コプロセッサに至るまで埋めるという、非常に密度の濃い内容だった。その一方で、純粋な技術ビジョンの提示は命令セットの拡張程度で薄い。より実戦的な、スピーチだったと言えそうだ。

□関連記事
【9月29日】【海外】年内に投入され、45nmで普及を目指すIntelのクアッドコア
http://pc.watch.impress.co.jp/docs/2006/0929/kaigai305.htm
【8月22日】【海外】なぜCPUは“シンプルコア”の“マルチコア”へと向かうのか
http://pc.watch.impress.co.jp/docs/2006/0822/kaigai297.htm
【5月3日】【海外】クアッドコアCPUを2段階投入するAMDのロードマップ
http://pc.watch.impress.co.jp/docs/2006/0503/kaigai267.htm

□バックナンバー

(2006年10月2日)

[Reported by 後藤 弘茂(Hiroshige Goto)]