会期：11月16日～18日

会場：東京国際フォーラム Hall D7

参加費：25万円

　「マイクロプロセッサフォーラムジャパン 2005」が16日から18日の3日間、東京国際フォーラムで開催される。米国で行なわれた同名のイベントの日本版で、今回が初めての開催となる。

　今回は、米国の10月25日～26日(現地時間)に開催された「Fall Processor Forum 2005」と同じ講演に加え、日本独自の2講演が開かれた。このレポートはこの講演について紹介する。

●東芝、Cellの開発の狙いと今後の展開

東芝セミコンダクター 主席技監 ブロードバンドシステムLSI開発センター センター長 斎藤光男氏

　「Cellの開発の狙いと今後の展開」では、東芝セミコンダクター 主席技監 ブロードバンドシステムLSI開発センター センター長 斎藤光男氏が説明にあたった。

　同CPUの開発の狙いについて、同氏は、「Cellプロジェクトには、IBM、SCEI、東芝の3社が参加しており、それぞれサーバー/PC、デジタル家電、エンターティメントといった異なる分野対象の製品開発技術を持っている。Cellはこれらの違うセグメントでも、共通したCPUとして使えることを狙って開発した」と話した。

Cellは3社それぞれのセグメントで共通化したプラットフォームを提供	PC用CPUとCellのターゲットの違い	ハードウェア処理をソフトウェア処理化へ

　また、「Cell内部のSPEは、SIMD型のシンプルなコアを採用し、プログラム処理よりもストリーミングなどのデータ処理を重視した設計で、マルチメディアの対応を強化。これまで固定のハードウェアで行なっていたマルチメディア処理をソフトウェアで実行するようになることで、ハードウェアへの依存性を低くし、新技術を迅速に投入できるようになる」とし、マルチメディア処理のソフトウェア化のメリットを語った。

　ソフトウェア開発について、「各SPEは、キャッシュメモリを持たず、256KBのローカルメモリのみ搭載することで、予測不能な性能低下が発生しない。また、パフォーマンスモニタで各SPEの使用状況やバスの使用状況をリアルタイムに監視できる。プログラマーはCellの性能を十分に引き出せるようなプログラム制作することが容易になる」とし、プログラミングのしやすさをアピールした。

Cellのブロックダイヤグラム	Cellのダイ写真	Cellリファレンスキット基板のブロックダイヤグラム

Cellリファレンスキットのソフトウェア構造	Cellのパフォーマンスモニタ

　今後の展開について同氏は、「Cellは“ブロードバンドなどのバックボーンがCPU内部のバスより広帯域である”ということを前提に設計した。Cellはコア数や周波数を調整することにより、スケーラビリティを持ったCPUとなっている。Cellをネットワーク上に分散させれば、小型化/低消費電力化した低クロック/少コアのCellでも、ブロードバンドを利用した処理で高いコンピューティングパワーを得ることができる。今後は“Cell Everywhere”というコンセプトに基づき搭載機器を広め、コンピューティングパワーを強化していきたい」と語った。

ネットワークを通してリソースを共有する構想。斎藤氏によれば、Cellの内部バンド幅は300GB/sec前後だが、現在最高速のネットワークインフラのバンド幅は1TB/secにもおよぶという	Cellはコア数やクロックを調整することでさまざまな分野に応用できる	最終的なCellネットワーク

●NECエレ、モバイルのニーズを実現する並列プロセッサ技術

NECエレクトロニクス 第三システム事業部モバイルシステム事業部長 山品正勝氏

　「モバイルのニーズを実現する並列プロセッサ技術」では、NECエレクトロニクス 第三システム事業部モバイルシステム事業部長 山品正勝氏が講演にあたった。

　同氏は、今後の携帯電話市場のニーズについて、「2004年でW-CDMAは3%のシェアしか獲得できなかったが、2008年では32%まで成長すると見込んでいる。W-CDMAの普及に伴い、マルチメディア(ビデオ/オーディオ)/3Dグラフィックス/Javaなどの機能が強化され、CPU性能の向上が求められる。しかし近年、CPUのクロック向上は鈍化し、シングルコアの限界まで達している。携帯電話では、CPUパフォーマンスと消費電力低減は両立しなければならない」と説明した。

2008年の携帯電話市場の内訳	ソフトウェアのトレンドの変移	毎年肥大化するソフトウェアが要求するCPUパワーとデータストレージ容量

ソフトウェアデザインの多様化	CPUの性能向上に伴う電力消費の増加。マルチコアは低電力で高消費電力のシングルコアと同等の性能を達成できる

　また、同社が新開発したARM9ベースのマルチコアプロセッサ「MP211」について解説し、「MP211は、3つのCPUを搭載することで、それぞれのCPUリソースを異なるプロセスへ自由に割り振りできる。各々のコアは異なる複数のバスにまたがって接続し、バスの競合を起こしにくいため、トランジスタ数に見合うマルチタスク性能の向上を果たした。また、使用していないコアを自動的にOFFにしたり、処理に合わせてクロックゲーテリングと動作周波数を調節し、省電力できる」とし、MP211が今後の市場ニーズにマッチしたCPUであるとアピール。

NECのマルチコアプロセッサ推移の予定	MP211のブロックダイヤグラム	MP211のダイ写真

動的クロックゲーテリングにより消費電力を約半分に低減できる	動的周波数マネジメントをONにした場合、同様の処理を行なっても20％～50%の省電力化が可能	各々のコアは異なるバスに接続され、バスの競合を起こしにくい

　今後同社が開発するモバイル向けCPUについて、同氏は、「現在は、ARM11コアをベースとし、SnoopCacheを搭載したSMP型プロセッサを開発中。同CPUはマルチコアでシングルタスクの性能を最適化できるようになる。将来は、投機実行機能を備え、シングルスレッドを自動的に並列化し性能向上を図ったCFP型のプロセッサも市場に投入していく」と語った。

現在開発中のシングルタスクの性能を向上できるSMP型プロセッサ	シングルスレッドの性能を向上できるCFP型プロセッサ	CFP型プロセッサでは、ループ可能な処理を各コアにスケジューリングして投機実行し、性能向上を図る

□マイクロプロセッサフォーラムジャパン2005のホームページ
http://www.ednjapan.com/content/mpf/
□関連記事
【10月31日】マイクロプロセッサフォーラム、日本で初開催
http://pc.watch.impress.co.jp/docs/2005/1031/mpfj.htm
【10月28日】Fall Processor Forum 2005レポートリンク集
http://pc.watch.impress.co.jp/docs/2005/link/fpf.htm

(2005年11月17日)

[Reported by ryu@impress.co.jp]