■後藤弘茂のWeekly海外ニュース■ K8への完全移行を実現するAMDの90nmプロセス戦略

　Intelは90nmプロセスへの移行で大きくつまずいた。90nm版Pentium 4(Prescott:プレスコット)、90nm版Pentium M(Dothan:ドタン)と、相次いで90nm版CPUの発表がずれ、90nmへの移行は遅れた。では、AMDの90nm化はどうなのだろう。

　AMDは2000年から90nmプロセスの開発を始めており、当初の予定では2003年第4四半期から、90nmプロセスのウェハの投入を始める予定だった。AMDは、2002年11月のAnalyst Meetingで、90nmプロセスについては次のように計画を説明していた。まず、90nmプロセス(HiP8)でのK8系CPUのクオリファイを2003年後半までに完了する。そして、2004年後半までにFab 30の生産を、完全に130nm(0.13μm)から90nmへと移行させる。

　しかし、実際には、AMDの90nmプロセス版CPUの出荷は2004年中盤からで、2004年末の段階で、ウェハ投入数の半分が90nmになると説明している。つまり、オリジナルの計画からは大幅にずれ込んだことになる。しかし、幸いなことに、Intelも90nmでは手こずったために、AMDの遅れは格別目立つものではなくなった。

　2004年末のウェハ投入数で90nmプロセスが半数ということは、2005年第1四半期の終わり頃のCPU出荷は、ウェハベースでは90nmと130nmが5分と5分ということになる。実際には、立ち上げたばかりの90nmプロセスの方がウェハ当たりの欠陥(Defect)が多いため、90nmの製品が正確に半分になるわけではない。しかし、この計画がスムーズに行けば、AMDもようやく90nmへと製品ラインを移行できることになる。それも急ピッチで。90nmの立ち上げのペースから逆算すると、CPU個数ベースでも、2005年中には90nm版製品がほとんどを占めるようになると見られる。

　AMDにとって、90nmプロセスへの移行は、多くの要素を伴っている。最大のポイントは、遅れに遅れたK8アーキテクチャへの移行を果たすことができる点だ。AMDは、今のところ90nmのK7(Athlon)系CPUを計画していないようだ。そのため、90nmプロセスのCPUは、全てK8ベースとなる。つまり、90nmへの移行が進めば進むほど、K8アーキテクチャの浸透も進むというわけだ。

　AMDは、もともと2004年前半までにCPU出荷をほとんどK8系へとシフトさせる予定だった。2002年のAnalyst Meetingの図を見ると、2003年第3四半期の段階で、ウェハ投入は130nm SOIへほぼ移行してしまうことになっていた。K7は130nm、K8は130nm SOIで製造されるため、このことは、同社のCPU出荷は、“130nm世代で2003年中”にK8へとほぼシフトすることを意味していた。だが、現実は“90nm世代で2005年中”にK8へとシフトする計画にすり替わってしまっている。

　この裏には、AMDならではの苦労が隠されている。

2002年アナリストミーティング資料 PDF版はこちら

●当初はダイサイズが半分の予定だったPC向けK8

　複数のFabにおいて、先端プロセスでCPUを製造するIntelに対して、AMDはCPU向けのFabを1つしか持っていない。独ドレスデンのFab 30だ。AMDは、このFab 30で、全てのPC&サーバー向け先端CPU製品を製造する。そのため、Fab 36からの出荷が始まる2006年までは、AMDの製造キャパシティは限られている。

　製造キャパシティに制約があるため、AMDはCPUのダイサイズ(半導体本体の面積)を小さく抑えなければならない。ダイが大きくなると、1枚のウェハから採れるCPU個数が減ってしまい、場合によっては、AMDは市場ニーズに答えられなくなってしまう。AMDのCPU出荷数は、ここのところそれほど変化がなく、1四半期に600万～800万個台を前後している。これは、出荷するCPUの、大半のダイサイズが100平方mm前後かそれ以下でないと、計算上は達成しにくい。そのため、AMDは、一定以上のダイサイズの製品の製造は、ある程度絞り込む必要がある。

　実際、AMDが130nm世代でK8を浸透させようと計画していた時は、PC向けのK8のダイは小さかった。2001年11月のAnalyst Conference時点でAMDがアナウンスした130nm版のClawHammerのダイは104平方mmになるはずだった。130nm版のK7は、256KB L2キャッシュの「Thoroughbred(サラブレッド)」が85平方mm、512KB L2キャッシュの「Barton(バートン)」が101平方mm。つまり、2002年の計画では、PC向けのK8のダイは、同L2キャッシュ量のK7世代から、22%しか増えないはずだった。2002年にAMDが示唆した「130nm世代でK8へ切り替え」戦略も、このダイサイズの読みから来ていたと推定される。逆を言えば、100平方mm前後のダイなら、AMDは1つのFabで、全ニーズを満たせるだけのCPU個数を製造できることになる。100平方mm以下がAMDにとって望ましいローエンドCPUのダイサイズというわけだ。

　現在のK8のダイから推定すると、この時点の計画でのPC向けK8のダイはL2キャッシュを256KBに抑え、HyperTransportも1ポート、メモリインターフェイスも1チャネルに限定されたものだったと推定される。130nmの1MB L2キャッシュ版K8の内部構成は下のようになっている。

CPUコア	28%	54平方mm
L2キャッシュ	42%	81平方mm
I/O&ノースブリッジ	30%	58平方mm

　このうちL2キャッシュを20平方mmにI/O&ノースブリッジを30平方mmに削れば、同じCPUコアで104平方mmのダイサイズが達成できる。

AMDダイサイズ移行図 PDF版はこちら

●90nmプロセスで130nmのK7世代とダイサイズが同レベルに

　ところが、AMDが実際に投入したPC向けK8は、1MB L2キャッシュ搭載で、130nmプロセス時のダイは193平方mmと、サーバー向けの「SledgeHammer(スレッジハマー)」系と同じだった。つまり、同じダイ(半導体本体)を流用したわけだ。当初計画の2倍のダイサイズ、Athlon XPの85～101平方mmと比べて2倍以上のダイサイズになってしまったわけだ。ダイサイズが2倍になると、ウェハ上に配置できるダイの数は半減する上に、歩留まりも悪化するため、同じウェハ枚数で生産できるCPU個数は半数以下に減ってしまう。それでは、K8へとフルに切り替えることができないのは当然だ。

　当初、これは小ダイのK8の設計が間に合わないための緊急措置だと思われていた。256KB L2キャッシュの「Paris(パリス)」世代で、ダイを当初予定の104平方mmに縮小し、K8アーキテクチャの浸透を図ると推定されていた。

　しかし、2004年11月のAnalyst Dayでの説明では、130nmのK8のダイは145平方mmとなっている。ダイ写真を見る限り、これは512KB L2キャッシュの「Newcastle(ニューキャッスル)」のダイだ。キャッシュ量は1/4ではなく1/2で、メモリインターフェイスも2チャネル備える。おそらく、AMDの130nm世代の256KBの製品は、このダイからの派生で作られていると推定される。つまり、AMDは130nmでPC向け製品のダイを縮小して浸透させる計画を諦め、90nmに持ち越すことにしたと思われる。

　実際、AMDは90nmになると、一気にK8を浸透させることができる。2004年11月のAnalyst Dayのプレゼンテーションでは、90nmでは512KB L2キャッシュ搭載のK8と思われるダイのサイズが84平方mmとなっている。これは、現在のK7系CPUと同程度のダイサイズで、1枚のウェハに300個程度のダイを配置することが可能となる。CPUの生産性は一気に向上することになる。AMDは90nm世代でなら、K8へと切り替えても、CPUの生産個数を減らさずにすむわけだ。

2004年アナリストミーティング資料1 PDF版はこちら	2004年アナリストミーティング資料2 PDF版はこちら

●クロック向上鈍化のためのダイが大型化

　興味深いのは、AMDは130nm世代では、K8アーキテクチャの浸透計画自体は大きく遅らせたものの、パフォーマンス向上自体の計画は変更しなかったことだ。AMDが2001年11月に発表した計画では、K8の性能レンジは130nmで4000+の予定だった。ただし、当初予定では、2003年前半に4000+を達成し、2003年後半には90nmで4400+へとジャンプアップさせるつもりだった。つまり、時期は大きくずれたものの、130nmでのターゲット性能は達成したことになる(モデルナンバーが正確に性能を反映しているかの議論は置いておく)。

　だが、よく考えてみると、この時点でのPC向けK8は256KB L2キャッシュのシングルメモリチャネルの計画だったはずだ。つまり、もともとの計画では、クロック向上でこの性能を達成するつもりだったと推定される。ところが、現実には、クロックの向上はIntel同様に鈍化してしまい、AMDはキャッシュとメモリ帯域とバス帯域の拡張で、4000+クラスの性能を達成した。Intelが、CPUクロックの向上が鈍化したために、キャッシュとメモリ帯域とバス帯域を拡張したのと同じことをAMDも行なったわけだ。

　そして、そのトレードオフがダイサイズの肥大化だった。AMDは、当初予定の1.4倍～2倍のダイサイズのK8でPC市場に当たらなければならず、その結果、PCでのK8への移行は1プロセス世代遅れたと推測される。

　そうすると、問題は次のステップだ。AMDは、90nmプロセスのデュアルコアK8のダイサイズは、130nmプロセスのシングルコアK8と同程度、つまり200平方mm前後だとアナウンスしている。130nmのClawHammerのダイサイズの再現となるわけだ。

　このことは、90nmのデュアルコアK8は、再び、AMDにとって生産量を増やしにくい大型ダイのCPUであることを意味している。そのため、AMDは、90nm世代では、デュアルコアに対して本格的にウェハを割いて推進することができないだろう。数量と価格で市場の期待に応えられない可能性はある。

　AMDのこの課題の解決は、もう1つプロセス世代を進めないと根本的には解決できない。デュアルコアK8は、65nmになれば計算上は110平方mm前後のダイに縮小する。CPUコアアーキテクチャをチェンジしたとしても、おそらく、AMDはダイサイズはそれほど増やさないだろう。また、その時点になれば、Fab 36も稼働が始まるため、AMDはダイサイズを増やすことが可能になる。AMDにとって、やりくりが苦しい時期は、まだしばらく続く。

AMDデスクトップCPU移行図 PDF版はこちら

□関連記事
【6月9日】【海外】AMDが2005年にデュアルコアCPUを投入
http://pc.watch.impress.co.jp/docs/2004/0609/kaigai095.htm

□バックナンバー

(2004年12月21日)

[Reported by 後藤 弘茂(Hiroshige Goto)]