後藤弘茂のWeekly海外ニュース

90nm版で2GHzを目指すEfficeon




●90nm版で2GHzを狙うEfficeon

 Transmetaは、Crusoeによって小型ノートPC市場を一時席巻したが、0.13μm版投入のもたつきと、IntelのPentium M(Banias:バニアス)の登場によって、大きく後退させられた。同社は、今回のEfficeonでは、クロック当たりの性能を向上させるのと同時に、TDP(Thermal Design Power:熱設計消費電力)当たりの動作周波数の向上にもフォーカスする。つまり、同じTDPで、より高い周波数とより高い効率を実現することで、TDP当たりの性能をジャンプさせ、Pentium Mに対抗しようというわけだ。Transmetaが予定しているEfficeonの動作周波数/TDPmaxは以下の通り。

【0.13μm版Efficeon(Generation-1)】
・1.3GHz/14W
・1.2GHz/12W
・1.1GHz/7W
・1.0GHz/5W

【90nm版Efficeon(Generation-2)】
・2.0GHz/25W
・1.8GHz/12W
・1.6GHz/7W
・1.4GHz/5W
・1.0GHz/3W

 まず、Generation-1は、1GHzまでだったCrusoeと比較すると周波数は30%伸びている。しかし、実際には同じTDP帯で比較すると、7Wクラスでは1GHz対1.1GHzで、じつは少ししか周波数が上がっていない。これは、Efficeonでは実行効率を高めるためにパイプラインをあまり拡張しなかったためのようだ。パイプラインは整数演算が6段、ロード/ストアが6段(前回7段と書いたのは誤り)、浮動小数点演算が8段で、これにフェッチステージが加わる。だが、Crusoeと比べるとEfficeonではクロック当たりの効率が向上しているため、同クロック帯でも性能は大きく向上するはずだ。

 次にIntelのPentium Mと比較すると、Efficeon Generation-1では12WでBaniasと同等の1.2GHz、7WでBaniasより100MHz高い1.1GHzとなっている。ほぼ同レベルの動作周波数/TDPで、Crusoeより性能/クロックが向上しているとすると、これまでより競争上はずっと有利になる。

 さらに、90nm世代のEfficeon Generation-2とDothan(ドサン:90nm版Pentium M)の2004年第3四半期時点の値を比べると、12W以下のクラスでは、Efficeonが周波数でも大きくリードする。

 「正確な比較はできないが、IntelのDothanと比べると、12Wや7WのTDPでは、Efficeon Generation-2の方が数百MHz上回る。Intelのさらに次の世代(Jonah)と比べても、アドバンテージがあると予測している。我々の問題は、トップの2GHz以上の領域だが、多分、当社も継続して周波数を上げられると思う。さらに、LongRun2も導入するので、それによってさらに動作周波数/TDPも上げられるだろう」とDitzel氏は言う。

 下の図が、EfficeonとPentium Mの動作周波数/TDPを比較したものだ。これだけを見ると、90nmプロセス世代ではTransmetaが上回るように見える。しかし、注意が必要なのは、Dothanが登場した時点ではEfficeonはまだ0.13μmのGeneration-1なので、周波数/TDPでは負ける。また、Efficeon Generation-2が登場する時にはDothanの周波数/TDPもやや上がっている可能性がある。つまり、額面通りにはならないということだ。

EfficeonとPentium Mの動作周波数/TDP比較
PDF版はこちら

 ちなみに、同社の場合はIntelのように動作周波数とTDPと価格をきっちりと決めているのではなく、顧客の要請に応じた動作周波数&TDP&コストの組み合わせを提供するという。

 「TDPが低く周波数が高いほど価格は高くなる。例えば、1GHz/5Wの製品は、高価格のパーツだ。しかし、顧客によっては、1GHz品でも、消費電力は5Wでなく15Wでもいいという場合がある。そうしたら、14Wで低速なCPUを、安い価格で提供することになる。我々が示している周波数/TDPの組み合わせは、単なるガイドラインに過ぎない」(Ditzel氏)

●リーク電流問題をEfficeonの追い風に

 IntelのDothanの動作周波数/TDPが、Baniasに比べて伸びないのは、90nmプロセスになってリーク電流が増大することと関係していると推測される。90nmではリーク電流が大きく増えるからだ。つまり、従来のようなプロセス微細化=低TDP&低平均消費電力化という公式が、リーク電流の増大により成り立たなくなりつつあるわけだ。

 Transmetaは、90nmへの移行とともに、リーク電流が大きな問題として顕在化してくると考えている。その結果、EfficeonとLongRun2に注目が集まり、Transmetaは浮上するというのが、Ditzel氏が描いているシナリオだ。

 「非常に面白いポイントは、90nm以降は状況が大きく変わることだ。これまでのトレンドでは、消費電力はほとんどがアクティブ電力で占められていた。だから、0.25μm→0.18μm→0.13μmとプロセスの微細化につれて、Intelはその度にトランジスタを増やし、同程度の消費電力を保ちながら性能を上げてきた。

 ところが、0.13μm以降は急にリーク電流が跳ね上がり始めた。リーク電流は状況を一変させる。チップは何もしないでも、どんどん電力を消費してしまう。90nmになったとたんに、様々な問題が顕在化して来るだろう。

 90nmで、何が起こるか。そのいい例がIntelのDothanだ。Dothanの消費電力は、前世代のBaniasよりも高い(同クロックならTDPは若干下がるが平均消費電力は上がる)。

 おそらく、多くの人が90nmでは驚くと思う。誰もリーク電流がこんなに急増するとは思っていなかったからだ。もちろん、少数のエキスパートはもう知っているが、半導体メーカーの社員でも大半はまだ気づいていない。しかし、事態が明確になれば、誰もが気づき、そして、誰がこの問題にうまく対処しているかがはっきりする。それが明確になると、Efficeonには大きなチャンスが回ってくる。

 だから、私はただ静かに微笑みながら待っているんだ(笑)。我々は、何が起こるかわかっているから」

 つまり、90nm世代になったら、IntelのPentium Mは問題を抱えるようになる。そのため、状況は大きくEfficeonに傾くと踏んでいるわけだ。特に、Transmetaはリーク電流を抑える新技術、LongRun2をEfficeon世代で導入しようとしている。つまり、リーク電流という最新の難題にも、Transmetaは先手を打っていることをアピールできるというわけだ。

 このシナリオの問題は、Ditzel氏の思惑通りに事態が動いたとしても、風向きが変わるまで時間がかかることだ。それまで、同社がやっていけるかどうかにかかっている。

●Generation-3でアーキテクチャを大きく拡張

 TransmetaはEfficeonのロードマップも明らかにしている。それによると、Transmetaは少なくともEfficeonを3プロセス世代に渡って提供し、少なくとも1度アーキテクチャの大拡張を行なう予定だ。

Efficeonのロードマップ
PDF版はこちら

 まず、10月に発表した0.13μm版Efficeon Generation-1の次に、すでに説明している90nm版Efficeon Generation-2を提供する。

【Efficeon Generation-1】
・TM8600 1MB L2:スタンダードパッケージ版
・TM8620 1MB L2:スモールパッケージ版
・TM8300 512KB L2:低コスト版

【Efficeon Generation-2】
・TM8800 1MB L2:スタンダードパッケージ版
・TM8820 1MB L2:スモールパッケージ版
・TM8500 512KB L2:低コスト版

 このGeneration-2の段階ではTransmetaはまだ大幅なアーキテクチャの変更は行なわない予定だ。

 「Efficeon Generation-2は、Generation-1を単にシュリンクしただけのものに近い。だから早く開発ができた。多少の拡張を行なって性能を向上させているが、顧客側から見るとピンアウトは同じなので、移行は簡単だ。0.13μmでシステムの設計を始めると、90nmへスムーズに移行ができる」とDitzel氏は説明する。

 同社の予定通りなら、Efficeon Generation-2はそろそろ設計が完了、テープアウトしたはずだ。出荷は2004年の後半を目指している。うまく行けば、Dothanの半年〜3四半期遅れで投入できるわけだ。

 次の大きな波はEfficeon Generation-3となる。

 「Generation-3では機能が大きく拡張され、新フィーチャが加わる。Efficeonの基本設計には、まだまだ性能向上の余地があるからだ。パイプラインを改良してより高い周波数を達成したり、トランジスタを高速化したり、CMSに新しい最適化アルゴリズムを加えたり、DDR2メモリやPCI Expressのサポートなど、様々な余地がある。すでに、Generation-2の開発はほぼ終わった。当社のエンジニアのほとんどは、すでにGeneration-3の開発に携わっている」とDitzel氏は言う。

 Generation-3での内部アーキテクチャの拡張は予想できないが、I/O回りの予測は簡単だ。2005年のシステムではDDR2メモリとPCI Expressのサポートは必須で、Generation-3がこれらを組み込むことは間違いがない。そうすると、当然ピン互換性はGeneration-2までとはなくなる。

●富士通とTSMCの2つのFabを平行して使う

 また、Transmetaは同社の使うプロセス技術とファウンドリ戦略も明らかにした。Ditzel氏は次のように説明する。

 「富士通で使うプロセスは、同社がASIC用に公開しているプロセスではない。HPEと内部で呼んでいる、SPARC64 プロセッサ向けとほぼ同じプロセスだ。

 なぜ富士通を選んだのか。それには、いくつかの理由がある。まず、彼らはメインフレームのために、非常に高速なトランジスタを開発している。ASICの大量生産には関心を払わず、ひたすらCPUの高速化のために注力してきた。例えば、我々が使う彼らの90nmプロセスのトランジスタ(のゲート長)は、90nmでも65nmでもなく、40nmだ。これは、非常に進んだ技術で、信じられないくらい速い。

 富士通が、ファウンドリ専業ではなくコンピュータ企業でもあることも大きな利点だ。ファウンドリは、平均的な顧客のニーズに対しては経験があるが、普通の顧客はCPUなんて作らない。CPUを作るには多くの特殊な経験が必要で、富士通はそれを持っている」

 つまり、Transmetaは今回のFab選択については、性能をもっとも重視したというわけだ。しかも、富士通のプロセスの中でも、もっともリーク電流が多く高速なプロセスをわざわざ使っている。それだけ、Crusoeの時は性能面での不利を実感したということだろうか。ちなみに、元Sun MicrosystemsでSPARCを担当していたDitzel氏にとって、富士通はそれなりに馴染みのある企業のようだ。

 もっとも、同社はFabを完全に富士通に移してしまうわけではない。

 「我々は、TSMCから離れてしまうと言ってはいない。両社のFabを平行して使い、TSMCでもCrusoeとEfficeonを製造し続ける。富士通とTSMCは長期間に渡ってオーバーラップするだろう。両社で製造する製品は異なる市場をカバーする。富士通版は最高性能を提供するが、顧客によっては、性能よりコストを重視する。そうした市場にはTSMC版となるだろう」

 Transmetaは、当面は富士通の90nm版高性能Efficeonと、TSMCの0.13μm版の低コストEfficeonを平行して提供して行く見込みだ。つまり、0.13μm→90nmへ、TSMC→富士通へ完全に移行してしまうわけではない。ちなみに、Crusoeは組み込み向けへとシフトさせながら、こちらも平行して提供される。

 TSMCの顧客によると、TSMCの90nmプロセスも2004年後半になれば利用のメドが立ってくるという。Transmetaはそのプロセスは使うのだろうか。それについて、Ditzel氏は「TSMCの90nmプロセスを使うかどうかは、まだアナウンスしていない。しかし、メッセージは明確だと思う。富士通は、当社が使う“最初の”90nmプロセスだが、“唯一の”ではない。我々は多くの選択肢を持っている」とTSMCの90nmプロセスの利用についても含みを持たせる。また、「TSMCのLow-kが使えるなら、(0.13μmでも)消費電力をさらに下げることができる」とも言う。

 といわけで、Transmetaは今後のプロセス世代でも、富士通版とTSMC版を並列して提供する可能性がある。もっとも、こうしたTransmetaの説明には疑問もある。というのは、2ファウンドリの90nmプロセスを使うとコストが高くなるからだ。まず、それぞれに物理設計のリソースが必要となるが、Transmetaにそれだけの人的余裕があるとは思えない。また、CPUはマスクコストも高いため、効率的とは言えない。今のところは、可能性程度に受け取っておいた方がよさそうだ。しかし、もしEfficeonが市場で成功したら、低コストの90nmプロセス版も必要になるのは確かだ。

 ちなみに、ダイ(半導体本体)コストではEfficeonは比較的高い。0.13μm版Efficeonのダイサイズは114平方mmで、Crusoe TM5800の55平方mmと比べると2倍のサイズだ。Pentium Mの82.8平方mmと比べても大きいため、コスト面では不利になる。もっとも、Ditzel氏はこの程度のダイサイズはそれほど大きなディスアドバンテージにはならないと主張する。

 「Efficeonのダイにはノースブリッジチップも含んでいる。また、ダイは全体のコストの1/3に過ぎない。一般的に言うと、1/3がダイ、1/3がパッケージ、1/3がテストのコストだ。だから、ダイのコストが2倍になったとしても、それは全体のコストを多少押し上げるだけだ。それに、今後Efficeonが新プロセスでシュリンクすれば、ダイサイズは問題にならなくなる。実際、90nm版は68平方mmになる予定だ」

 もともと2002年後半に出て、IntelのBaniasを迎え撃つはずだったEfficeon。Efficeonの最大の問題は、そのスケジュールだ。果たして、“遅すぎたチップ”なのか、それとも“まだ間に合う”チップなのか、そこが問題だ。Efficeonがいくら高性能だと謳っても、Transmetaの勢いがそんなに簡単に盛り返せるとは思えない。かつてCrusoeノートPCが一世を風靡した日本では、落差は歴然としている。

 Transmetaの戦略は、Efficeonで市場を拡大することだ。そこに賭けていると言ってもいい。小型ノートPCだけでなく「メインストリームの12〜14型液晶クラスのノートPCでも、大きなチャンスが開けていると思う。また、ブレードサーバーなどにもEfficeonは浸透して行くと期待している」とDitzel氏は言う。よりターゲットを広げることで、成功のチャンスを広げようとしているわけだ。

●マルチスレディングは不要なTransmetaアーキテクチャ

 この他、Ditzel氏は、現在のCPU業界の一大トレンドになりつつある、マルチスレッディングへの流れについても、コメントしている。

 「マルチスレディングを採用する目的は、CPUのパイプラインを常にフル稼働させるためだ。従来のCPUは、シングルスレッドではパイプラインをフルにすることが難しいため、マルチスレディングへと向かっている。しかし、Transmetaは異なるフィロソフィを持っている。我々は、ソフトウェアで100命令あるいはそれ以上の範囲でスケジューリングすることによって、より高い並列性を得ている。そのため、パイプラインをフルにできないという問題を抱えていない。つまり、マルチスレディングは必要としていない。

 それから、現在、マルチスレディングは低いコストで実現できるという印象があるようだが、それは間違いだと思う。昔からCPU設計ではそうなのだが、複雑性を増せば、その分どうしても周波数の向上が難しくなる。特に、開発リソースが限られている場合にはそうだ。

 ほとんどの企業が、優れた回路設計者は限られた数しか抱えていない。だから、マルチスレディングのような複雑性を加えるためには、その設計者達を周波数の向上のための作業から、新機能の実装に振り向けなければならなくなる。だったら、同じ設計者達をクリティカルパスつぶしで働いてもらって、周波数を向上させてもらった方がいい。

 今のマルチスレディング技術の中には、シングルスレッド性能を犠牲にしてしまうケースがあるのも問題だ。もうひとつ重要なのは、マルチスレディングはソフトウェアのサポートを必要とすることだ。WindowsはOKでも、他のOSの時はどうなのか。アプリケーションはどうなのか。多くのプログラマが、いまだマルチスレディングソフトを書いたことがない。同じ問題はAMDの64bitにもあるが、ソフトウェア側の対応が進むには時間がかかる。

 結局、重要なポイントは、新しいマシンアーキテクチャは、常にソフトウェアのリコンパイルを要求するという点だ。ハード側は、常にソフトウェアの対応を期待する。しかし、私は、Sunでの経験から、それを繰り返してはいけないと考えた。

 TransmetaのCMSの目的はそれだ。我々のアプローチなら、ソフトウェアの最適化を心配する必要がない。中間プログラムのCMSが全て解決してくれる。ハードウェアの機能を拡張しても、CMSだけが我々のシリコンに最適化されていれば済む。CPU側が、全てのプログラムが、リコンパイルされるのを期待するのは不可能だ」

 Ditzel氏のこの意見には、細かく言うと、色々な議論はありそうだ。しかし、根本的なポイントも突いている。それは、ハードウェアの進化とソフトウェアの対応の問題だ。ハードウェアを抽象化するソフトウェアレイヤーを挟むことで、ハードを制約から解き放つというのは、長期的に見ると、理にかなった考え方だ。ただし、そこには常に性能とのトレードオフという問題があるが。

CrusoeCrusoeEfficeonEfficeon
TM5600/5400TM5800/5500TM8600/8300TM8800/8500
動作周波数533〜667MHz667MHz〜1GHz1GHz〜1.3GHz1GHz〜2GHz
L1キャッシュ
命令64KB64KB128KB
8Wayセットアソシエイティブ8Wayセットアソシエイティブ4Wayセットアソシエイティブ
データ64KB64KB64KB
8Wayセットアソシエイティブ8Wayセットアソシエイティブ8Wayセットアソシエイティブ
L2キャッシュ512KB(TM5400は256KB)512KB(TM5500は256KB)1MB(TM8300は512KB)1MB(TM8500は512KB)
4Wayセットアソシエイティブ4Wayセットアソシエイティブ4Wayセットアソシエイティブ
同時実行命令数(最大)4命令/サイクル4命令/サイクル8命令/サイクル8命令/サイクル
同時実行命令数(典型)2.2命令/サイクル2.2命令/サイクル5+命令/サイクル?5+命令/サイクル?
実行ユニット数5個5個11個11個
ALU2個2個2個2個
ロード/ストア1個1個2個(ロード/ストア/add)2個(ロード/ストア/add)
分岐1個1個1個1個
FP/MMX1個1個N/AN/A
FP/MMX/SSE/SSE2N/AN/A1個1個
MMX/SSE/SSE2N/AN/A1個1個
その他N/AN/A4個4個
パイプライン
整数演算7段7段6段+フェッチ6段+フェッチ
ロード/ストア7段7段6段+フェッチ6段+フェッチ
浮動小数点演算10段10段8段+フェッチ8段+フェッチ
ノースブリッジ統合統合統合統合
メインメモリDDR 266DDR 266DDR 400
アップグレードメモリSDRAMSDRAMN/AN/A
CPU-チップセットバスPCIPCIHyperTransportHyperTransport
グラフィックスインターフェイスPCIPCIAGP 4xAGP 4x
DMAソフトウェアソフトウェアハードウェアハードウェア
駆動電圧1.1〜1.6V0.9〜1.3V?
LongRunLongRun1LongRun1LongRun1/2LongRun1/2
CMSCMS4.1→4.2CMS 4.2→4.3新CMS新CMS
CMS最適化段数2段2段4段4段
TDP〜6.4W5.5W〜7W5〜14W3〜25W
製造ファウンダリIBMTSMCTSMC富士通
プロセステクノロジ0.18μm0.13μm(6層メタル)0.13μm90nm
トランジスタ数8000万
ダイサイズ88mm2(TM5400は発表時73mm2)55mm2114mm268mm2
ピン数474pin BGA474pin BGA783pin BGA783pin BGA
量産出荷2000年9月2001年第3四半期2003年10月発表2004年後半

□関連記事
【11月6日】【海外】命令フォーマットの改良で効率をアップしたEfficeon
http://pc.watch.impress.co.jp/docs/2003/1106/kaigai042.htm
【11月4日】【海外】なぜEfficeonはCrusoeよりも効率が高いのか
http://pc.watch.impress.co.jp/docs/2003/1104/kaigai041.htm

バックナンバー

(2003年11月7日)

[Reported by 後藤 弘茂(Hiroshige Goto)]


【PC Watchホームページ】


PC Watch編集部 pc-watch-info@impress.co.jp 個別にご回答することはいたしかねます。

Copyright (c) 2003 Impress Corporation All rights reserved.