Microprocessor Forumレポート

ついにベールを脱いだTransmetaの秘密兵器Efficeon!
〜リーケージ電流をコントロールするLongRun2のプレビューも


Transmeta 副会長兼CTOのデビット・ディッツェル氏
会場:アメリカ合衆国カリフォルニア州サンノゼ フェアモントホテル
会期:10月13日〜16日(現地時間)


 マイクロプロセッサ関連のカンファレンスであるMicroprocessor Forum 2003が、米国カリフォルニア州サンノゼにあるフェアモントホテルで、現地時間の13日より4日間にわたり開催されている。

 昨日は、セミナーのみとなっており、実際のカンファレンスは、本日、明日の2日間にわたり開催されることになる。カンファレンス初日となる本日は、TransmetaがCrusoeの後継となるEfficeon(イフィシオン)の詳細を明らかにしたほか、VIA TechnologiesがEden-Nと呼ばれる低消費電力CPUを発表するなど、低消費電力のCPUが注目を集めた。

 本レポートでは、午前中に行なわれた発表のうち、Transmeta 副会長兼CTOのデビット・ディッツェル氏による講演の中で明らかになった、Efficeonの詳細に関してお伝えする。


●1MBのL2キャッシュ、11個の演算ユニットを備えるEfficeon

Efficeonのブロック図。ノースブリッジの機能はCPUに統合され、メモリコントローラ、AGPコントローラ、HyperTrasportインターフェイスなどを内蔵している
 ディッツェル氏が発表したEfficeonのマイクロアーキテクチャの詳細は、次のようなものとなっている。

・11個の演算ユニット(ロード/ストア/32bit加算機×2、整数演算ALU×2、エリアス×1、制御×1、浮動小数点演算/MMX/SSE/SSE2演算×1、MMX/SSE/SSE2演算×1、分岐×1、実行×2)
・64の32bit整数演算レジスタ、64の80bit浮動小数点演算レジスタ、4つのプレディケートレジスタ ・128KBのL1命令キャッシュ(4ウェイセットアソシエイティブ、64byteライン)+64KBのL1データキャッシュ(8ウェイセットアソシエイティブ、32byteライン)
・1MBのL2キャッシュ(ECC機能あり、4ウェイセットアソシエイティブ

 基本的には従来通りのVLIW(Very Long Instruction Word)プロセッサだが、従来のCrusoeが4つの32bit命令をまとめて128bit単位で実行していたのに対して、Efficeonでは32bit命令を8つまとめて256bit単位で実行する。このため、最大で8命令を1クロックサイクルで実行することができるようになる。

CrusoeとEfficeonの違い。Crusoeでは32bitの命令を4つ並列実行する128bitのアーキテクチャを採用していたが、Efficeonでは32bitの命令を8つ並列実行する256bitのアーキテクチャを採用している Efficeonでは11の実行ユニットを内蔵しており、これで8つの命令を並列実行する EfficeonのCMSは従来のCrusoe用のCMSに比べて大幅に機能強化されている

Efficeonのフロアプラン。ダイサイズは0.13μmプロセスで119平方mm、90nmプロセスで68平方mmとなる
 Efficeonでは、従来のコードモーフィングソフトウェア(CMS)よりも新しいCMS 5.0が採用されている。x86命令をatomと呼ばれるマイクロ命令に変換し、CMSにより命令実行の順序が最適化されてパイプラインに詰め込まれる仕組みとなっている。整数演算のパイプラインは6ステージで、浮動小数点演算では8ステージで処理が行なわれる。CMS 5.0では、256bit VLIW命令への最適化、ロード/ストアの機能を最適化したアドレスエリアスチェック機能など、従来のCMS 4.Xよりもさらに最適化が進められているという。

 EfficeonでもCrusoeと同じように、ノースブリッジ相当の機能も統合されている。メインメモリはDDR400までサポート可能だが、JEDECではDDR400のSO-DIMMの仕様を策定していないので、実際にはDDR333までが実用ということになる。

 AGPコントローラも内蔵されており、最大でAGP 4Xモードで動作する。なお、サウスブリッジとの接続には、Athlon 64ファミリーと同じHyperTransportが採用されており、上り下りのデータバス幅は8bit幅ずつで、800MT/sec(つまりは800MHz相当)で1.6GB/secの帯域幅を実現する。サウスブリッジにはNVIDIAのnForce3 Go120、ULi(ALi)のM1563Mのいずれかが利用されることになる。

Efficeonのマイクロアーキテクチャの説明。整数演算のパイプラインは6ステージ、浮動小数点演算は8ステージとなる


●0.13μm世代ではTM8600、TM8300、TM8620の3つのモデルが用意される

 最初の世代のEfficeonには、次の3製品が用意されている。

TM8600:1MB L2キャッシュ+通常パッケージ(29×29mm)
TM8300:512KB L2キャッシュ+通常パッケージ(29×29mm)
TM8620:1MB L2キャッシュ+小型パッケージ(21×21mm)

 さらに動作周波数および熱設計消費電力は次のようになっている。

1.3GHz/14W
1.2GHz/12W
1.1GHz/7W
1.0GHz/5W

 これらの製品は、いずれもTSMCの0.13μmプロセスルールで製造されることになっており、第4四半期には出荷が開始される予定だ。注目すべきは動作周波数と熱設計消費電力の関係だ。従来のCrusoeでは、いずれの製品でも7Wという熱設計消費電力を下回っていたのだが、Efficeonでは1.2GHzや1.3GHzは12W、14Wと従来よりも高い熱設計消費電力になっている。

 CPUの熱設計消費電力が7W以下となる10.4インチクラスの液晶を搭載したミニノートだけでなく、12インチ級の液晶を搭載したサブノートクラスもターゲットとする。

 なお、2004年には90nmプロセス版のEfficeonが予定されている。この90nmプロセス版のEfficeonでは、製造する工場がTSMCから富士通の「あきる野テクノロジセンター」へと変更される。90nmプロセスを利用したEfficeonは、以下のような製品名となる。

TM8800:1MB L2キャッシュ+標準パッケージ
TM8500:512KB L2キャッシュ+標準パッケージ
TM8820:1MB L2キャッシュ+小型パッケージ

 この90nm版プロセスでは、以下のような動作周波数、熱設計消費電力の製品が用意される。

2.0GHz/25W
1.8GHz/12W
1.6GHz/7W
1.4GHz/5W
1.0GHz/3W

 さらに、ディッツェル氏は「第3世代の製品としてさらに新しい機能を追加した製品を、90nmないしは65nmプロセスで2005年にリリースする」と述べ、今後もEfficeonのラインを拡張していくというロードマップを明らかにした。

Efficeonのロードマップ。2004年には90nmプロセス版を、2005年には機能を拡張したバージョンを投入すると明らかに Efficeonの製品ラインナップ。パッケージ、L2キャッシュ容量の違いなどで、各世代ごとに3製品が用意される


●Pentium M 900MHzと互角の性能を発揮するTM8600 1.1GHz

Efficeonのベンチマーク結果。超低電圧版Pentium M 900MHzとTM8600 1.1GHzを比較し、ほぼ互角という結果になっている
 ディッツェル氏は、講演の中で、TM8600 1.1GHzのベンチマークデータを明らかにした。

 同じ7Wの熱設計消費電力となっている超低電圧版Pentium M/900MHzとの比較で、CPUmark99、MobileMark2002、SYSmark2002、PCMark2002 CPU、Business Winstone 2001などの実際のアプリケーションベンチマークのデータも公開され、CPUmark99とSYSmark2002において、TM8600が上回り、それ以外は超低電圧版Pentium M/900MHzが上回るという結果が公開された。

 また、実アプリケーションのベンチマーク以外でも、FPUの性能を示すLINPACK 100x100では、TM8600 1.1GHzが超低電圧版Pentium M 900MHzの1.3倍のスコアをたたき出すといったデータが公開された。

 とくに注目されるのは、アイドル時の消費電力に関するデータだ。アイドル時の消費電力が低ければ、バッテリ駆動時間に大きな影響を与える平均消費電力が下がるため、低ければ低いほどバッテリ駆動時間を伸ばすことができるようになる。

 ディッツェル氏は、CPU+FSB+ノースブリッジ+メモリで超低電圧版Pentium M 900MHzとTM8600 1.1GHzを比較したデータを提示し「Efficeonは、Pentium Mに比べてアイドル時の消費電力はなんと1/8だ」と述べ、その詳細なデータを公開した。それによれば、Pentium M 900MHzでは、1.45Wのアイドル時の消費電力が、Efficeonではわずか0.18Wにすぎないという。

 前モデルのCrusoeでもそうだったが、この点は、Pentium Mに対するEfficeonのアドバンテージの1つといえるだろう。つまり、熱設計消費電力が同じであって、ケースの大きさとバッテリが同じであれば、Efficeonを搭載したノートPCの方が長時間バッテリ駆動することができる可能性が高い。

浮動小数点の処理能力を示すLINPACK 100x100では、超低電圧版Pentium M 900MHzの1.3倍の結果を出す アイドル時の消費電力を示すグラフ。TM8600 1.1GHzは、超低電圧版Pentium M/900MHzのわずか1/8であるという


●漏れ電流をソフトウェアで制御するLongRun2をプレビュー

最先端プロセスルールの弱点である漏れ電流をソフトウェア的に解決するLongRun2
 またディッツェル氏は、同社がCrusoeで採用してきた、CPUの消費電力を抑える技術であるLongRunテクノロジの後継技術として、LongRun2を計画していることを明らかにした。

 LongRunが、IntelのSpeedStepテクノロジと同じように、CPUの駆動電圧/動作周波数を動的に変動させることで省電力を実現しているのに対して、LongRun2では、狙っている部分が大幅に異なる。

 というのもLongRun2は、製造プロセスルールの微細化により深刻になりつつある漏れ電流(リーケージ)をコントロールする技術だからだ。

 「漏れ電流の問題は、もはやこの業界の共通の悩みとなっている。その問題を解決するための技術がLongRun2だ」(ディッツェル氏)との通り、このLongRun2を利用することで、漏れ電流を1/70にすることができるという。実際に、LongRun2により漏れ電流を減らすことに成功したというビデオも公開され、LongRun2が有効になる前には144mWもあった電力が、LongRun有効後には、2mWに減っており、確かに大きな効果があるようだ。

 ただしディッツェル氏は、このLongRun2に関して詳細は語らなかった。明らかにされたのは、LongRun2は、ハードウェアの機能とソフトウェア機能の組み合わせで、トランジスタのVtを動的に調整することで漏れ電力を削減する仕組みだということのみだ。

 なお、今回発表された第1世代のEfficeonには、このLongRun2の機能は搭載されていない。ディッツェル氏は「将来のEfficeonには、LongRun2の機能を搭載する」と説明しており、ディッツェル氏が明らかにしたロードマップで説明された、90nmプロセス版ないしは65nmプロセス版などで採用されることになるだろう。

現在の半導体業界にとって、漏れ電流の問題は“持病”になりつつある LongRun2のビデオによるデモ。実際にLongRunを有効にすることで、144mWが2mWまで下がる様子がデモされた LongRun2は将来のEfficeon製品に搭載される予定

□Microprocessor Forumのホームページ(英文)
http://www.mdronline.com/mpf/
□関連記事
【9月17日】TransmetaとNVIDIAが提携
〜NVIDIAがEfficeon用チップセットを提供
http://pc.watch.impress.co.jp/docs/2003/0917/transmeta.htm
【8月12日】【笠原】“Efficeon”で起死回生を図るTransmeta
http://pc.watch.impress.co.jp/docs/2003/0812/ubiq19.htm
【8月12日】Transmeta、Astroの正式名称を「Efficeon」に決定
http://pc.watch.impress.co.jp/docs/2003/0812/transmeta.htm

(2003年10月15日)

[Reported by 笠原一輝]


【PC Watchホームページ】


PC Watch編集部 pc-watch-info@impress.co.jp 個別にご回答することはいたしかねます。

Copyright (c) 2003 Impress Corporation All rights reserved.