[an error occurred while processing the directive]

Intel、30nmトライゲートトランジスタが開発段階に

トライゲートトランジスタ

6月12日 発表



 米Intelは12日、京都で開催されている「2003 Symposia of VLSI Technology and Circuits」において、ゲート長30nmの「トライゲートトランジスタ」が研究段階から、開発段階に入ったことを発表した。

●トライゲートトランジスタで、微細化と漏れ電流対策が可能に

 トライゲートトランジスタは、同社が2002年に発表した立体型のトランジスタ。従来のプレーナ型トランジスタが平面構造で、トランジスタあたりのゲート領域が1つであるのに対し、トライゲートトランジスタは、立体的構造を採り、トランジスタあたりのゲート領域が3つという特徴を持つ。

 プレーナ型では、シリコン層の厚さをゲート長の1/3にする必要があるが、薄いシリコンは制御が困難なため、プロセスの微細化を行なう上で大きな課題となっている。

 しかし、トライゲート型ではゲート領域が3つあるため、シリコンをゲート長と同じ厚みにできるというメリットがあり、さらなる微細化が可能となる。

 さらに、トライゲートトランジスタは、漏れ電流がプレーナ型より大幅に低いというメリットも併せ持つ。

トランジスタの構造 トライゲートトランジスタの電流特性

6.5GHzデュアルサプライレジスタファイル

 同社によれば、この30nmトライゲートトランジスタを用いることで、2007年には45nmプロセスでの量産が開始できるとしている。

 そのほか、同社では漏れ電流対策としてデュアル電圧技術の開発に取り組んでおり、46%の漏れ電流低減に成功したという。

 これにより、10GHzオーバーの回路デザインが可能になるとしている。

●CMOS無線技術も発表

 また、CMOS無線技術の研究成果として「10GHz周波数シンセサイザ」、「5GHzトランスフォーマ結合型VCO」が発表された。

10GHz周波数シンセサイザ

 10GHz周波数シンセサイザとは、10GHzまでの周波数帯に対応するCMOS統合型無線チップで、ループフィルタ、周波数キャリブレータ、螺旋型インダクタなどを内蔵している。

 使用する周波数を高速に切り替えられ、IEEE 802.11a(5GHz)、IEEE 802.11b/g(2.4GHz)のほか、携帯電話などの周波数帯にも対応できる。プロセスは0.18μmで、10GHzという高周波に対応しながら、消費電力は20mWと低く抑えられている。

 5GHzトランスフォーマ結合型VCOは、「Iオシレータ」と「Qオシレータ」をトランスフォーマによって結合したVCO(Voltage Controlled Oscillator:電圧制御オシレータ)。

 従来の無線ではVCOからI値とQ値を生成するのに、アクティブトランジスタによる結合を用いていたが、アクティブトランジスタはノイズが大きいという問題を抱えていた。

 5GHzトランスフォーマ結合型VCOで用いられるトランスフォーマはパッシブタイプで、ノイズが少なく、I値とQ値の角度のずれを±2度以内に抑えているという。

5GHzトランスフォーマ結合型VCO模式図 5GHzトランスフォーマ結合型VCO電流特性

□Intelのホームページ(英文)
http://www.intel.com/
□ニュースリリース
http://www.intel.co.jp/jp/intel/pr/press2003/030612b.htm
□関連記事
【6月9日】インテル、CMOS無線技術などへの取り組みを紹介
http://pc.watch.impress.co.jp/docs/2003/0609/intel.htm
【2002年9月19日】Intel、3次元構造の「トライ・ゲート・トランジスタ」を発表
http://pc.watch.impress.co.jp/docs/2002/0919/intel2.htm

(2003年6月12日)

[Reported by wakasugi@impress.co.jp]


【PC Watchホームページ】


PC Watch編集部 pc-watch-info@impress.co.jp
個別にご回答することはいたしかねます。

Copyright (c) 2003 Impress Corporation All rights reserved.