●スペック表－今後2年のプロセッサの概要がわかる
今後2年程の間に登場する見込みのIntelのプロセッサについて、現在わかっている限りのスペックを表にした。このスペック表は、太字になっている部分以外は、Intel以外のソースからの情報によるものだ。そうしたデータは、あくまで不確定であることっをお断わりしておく。
また、一部の製造プロセスが0.23ミクロンになっている。これは、Microprocessor Forum 98でアナリストのMichael Slater氏のセミナーとLinley Gwennap氏のセミナーで得た情報をベースにしている。それによると、Intelは最初の0.25プロセスである「P856」よりも5％縮小した「P856.5」プロセスでMendocinoや最新のPentium IIの製造を始めているという。その結果、Pentium IIのプロセッサコアのダイ（半導体本体）サイズ（面積）は、当初の130.9平方mmから約118平方mmに縮小しているという。また、縮小した分だけ高速化が容易になるため、Katmaiではこのプロセスが使われると思われる。Intelは、通常このように縮小した場合もプロセス技術の名称は変えない。そのため、名称は0.25ミクロンでも、実質的には0.23ミクロン相当に縮小した製造プロセスが使われることになる可能性がある。
デスクトップの表で、Katmaiに466/533MHzというタイプがあるのは、133MHzのフロントサイドバス対応版が登場した場合のことだ。このバージョンが実際に登場するかどうかは、まだ掴めていない。Coppermineの動作周波数の上限の733MHzは、Microprocessor Forum 98のセミナーでの予測をベースにしている。また、Coppermineでは、Intelは2次キャッシュをプロセッサコアと同じチップに統合する。その2次キャッシュサイズが256KBとなっているのは、OEMなどからの情報をベースにしている。
Willametteの動作周波数は、プロセッサコアが同一のFosterの目標動作周波数が1GHzかそれ以上となっていることから推定した。0.18ミクロンではほとんどのプロセッサメーカーが1GHzを超える動作周波数を目標としている。
●デスクトップ
| 名称 | Pentium II | Pentium II? | Pentium II? | Pentium II? | Pentium II? | Pentium III? |
|---|---|---|---|---|---|---|
| コード名 | Deschutes | Katmai | Katmai | Coppermine | Coppermine | Willamette |
| 動作周波数(内部) | 450MHz | 450/500MHz | 466/533MHz? | 533/600MHz? | 666/733MHz? | ～1GHz ? |
| フロントサイドバス | 100 MHz | 100 MHz | 133 MHz | 133 MHz | 133 MHz | ? |
| 対応ソケット | Slot 1 | Slot 1 | Slot 1 | Slot 1 | Slot 1 | ? |
| 2次キャッシュ | 外付け、CPUの1/2のクロック | 外付け、CPUの1/2のクロック | 外付け、CPUの1/2のクロック | 内蔵フルスピード | 内蔵フルスピード | 内蔵フルスピード |
| 2次キャッシュサイズ | 512KB | 512KB | 512KB | 256KB ? | 256KB ? | ? |
| パッケージ | SECC | SECC/SECC2 | SECC/SECC2 | SECC2 | SECC2 | ? |
| KNI | × | KNI | KNI | KNI | KNI | KNI |
| 製造プロセス | 0.23ミクロン | 0.23ミクロン | 0.23ミクロン | 0.23ミクロン | 0.18ミクロン | 0.18ミクロン |
| C4 | ○ | ○ | ○ | ○ | ○ | ○ |
| ダイサイズ | 118.0mm2 | 130～140mm2 ? | 130～140mm2 ? | 130～140mm2 ? | 130～140mm2 ? | |
| 出荷時期 | 出荷中 | '99年第1四半期 | '99年後半 | '99年第3四半期 | 2000年? | 2000年後半 |
| ターゲットチップセット | 440BX | 440BX | Camino | Camino | Camino | ? |
●ベーシック
| 名称 | Celeron | Celeron | Celeron | Celeron |
|---|---|---|---|---|
| コード名 | Mendocino | Mendocino | Mendocino | Mendocino |
| 動作周波数（内部） | 300A/333MHz | 366MHz | 400MHz | 450MHz |
| フロントサイドバス | 66 MHz | 66 MHz | 100 MHz | 100 MHz |
| 対応ソケット | Slot 1 | Slot 1 | Slot 1 | Slot 1 |
| 2次キャッシュ | 内蔵フルスピード | 内蔵フルスピード | 内蔵フルスピード | 内蔵フルスピード |
| 2次キャッシュサイズ | 128KB | 128KB | 128KB | 128KB |
| パッケージ | SEPP/PPGA | SEPP/PPGA | SEPP/PPGA | SEPP/PPGA |
| KNI | × | × | × | × |
| 製造プロセス | 0.23ミクロン | 0.23ミクロン | 0.23ミクロン | 0.23ミクロン |
| C4 | × | × | × | × |
| ダイサイズ | 153.9mm2 | 153.9mm2 | 153.9mm2 | 153.9mm2 |
| 出荷時期 | 1998/8/24 | 99年第1四半期 | 99年後半 | ? |
| ターゲットチップセット | 440EX/440ZX/Whitney | 440ZX/Whitney | 440ZX/Whitney | 440ZX |
サーバー&ワークステーションのスペック表で、CascadesやFosterの内蔵2次キャッシュが最大2MBになっている。これは、Microprocessor Forum 98のセミナーなどの推測値だ。実際に、Microprocessor Forumで講演を行なったIntelのStephen L. Smithコーポレイト副社長兼ジェネラルマネージャ（Santa Clara Processor Division）も、Fosterの2次キャッシュサイズに関して、「サーバーやワークステーションの大きなデータセットサイズに合う量のキャッシュを統合する」と述べており、MB単位の容量になる可能性は高い。
しかし、その場合、いくら微細な0.18ミクロンプロセスでも、それだけの量のSRAMを搭載して歩留まりはどうなるのか、経済的に見合うのかという疑問が当然出てくる。まず、前者の歩留まりに関しては、IntelはMendocinoで解決策を示している。Mendocinoでは128KBの2次キャッシュSRAMをプロセッサコアに統合したが、Intelは実際には128KB以外に、冗長化するための余分のSRAMも搭載している。SRAMのセルに欠陥が出た場合、冗長ブロックに振り返る仕組みになっているようだ（そのためにMendocinoのトランジスタ数は非常に多い）。その結果、Mendocinoでは「キャッシュ部分の歩留まりは非常によい」（Gwennap氏）といい、ダイサイズ（半導体本体の面積）が大きいわりには、比較的多くの数のチップを1枚のウエハーで製造できるという。このアイデアを使えば、大容量の2次キャッシュを統合しても、ある程度経済的に製造できるだろう。また、トータルのコストで見た場合、高速のプロセッサコアに合わせたカスタムメイドの高速SRAMを搭載するよりも、SRAMを統合してしまった方が、最終的には安くつく可能性も高いだろう。
●サーバー&ワークステーション
| 名称 | Pentium II Xeon ? | Pentium II Xeon ? | Pentium II Xeon ? | ? |
|---|---|---|---|---|
| コード名 | Tanner | Cascades | Cascades | Foster |
| 動作周波数(内部) | 500MHz | 600/666MHz? | 733MHz? | 1GHz～ |
| フロントサイドバス | 100 MHz | 133 MHz | 133 MHz | 200 MHz |
| 対応ソケット | Slot 2 | Slot 2 | Slot 2 | Slot M |
| 2次キャッシュ | 外付け、フルスピード | 内蔵フルスピード | 内蔵フルスピード | 内蔵フルスピード |
| 2次キャッシュサイズ | 512KB/1MB/2MB | 256KB～ | 256KB～ | ? |
| パッケージ | SECC | SECC | SECC | ? |
| KNI | KNI | KNI | KNI | KNI |
| 製造プロセス | 0.25ミクロン | 0.18ミクロン | 0.18ミクロン | 0.18ミクロン |
| C4 | ○ | ○ | ○ | ○ |
| ダイサイズ | 130～140mm2 ? | 130～140mm2 ? | 130～140mm2 ? | 130～140mm2 ? |
| 出荷時期 | '99年前半 | '99年後半～2000年前半 | ? | 2000年後半～2001年初め |
| ターゲットチップセット | 440GX/450NX | Carmel | Carmel | Colusa |
モバイルのスペック表で、256KBの2次キャッシュを統合したDixonのダイサイズが約190平方mmになっている。実は、以前このコラムでDixonのダイを180平方mmと計算したが、それは間違っていた。それは、Mendocinoが縮小したP856.5プロセスで製造されているためだ。そのため、以前の計算よりもMendocinoではSRAMブロックに割いている面積が大きい。つまり、IntelのSRAMセルの面積は、以前の試算よりも大きいことになる。そのため、SRAMの容量がMendocinoの2倍になるDixonでは、単純計算でダイサイズは190平方mmになる。これは、最初のPentium IIに近いダイサイズで、かなり大きい。SRAM部分の歩留まりがいいとしても、製造コストはかなり高そうだ。
●モバイル
| 名称 | MMX Pentium(モバイル) | Mobile Celeron | Mobile Pentium II | Mobile Pentium II |
|---|---|---|---|---|
| コード名 | ? | Mendocino | Dixon | Mobile Coppermine |
| 動作周波数(内部) | 300MHz | 266/300MHz? | 266/300/333/366MHz | 450(350)MHz? |
| フロントサイドバス | 66 MHz | 66 MHz | 66 MHz | 100 MHz |
| 対応ソケット | Socket7系 | Slot 1 | Slot 1 | Slot 1 |
| 2次キャッシュ | 専用バスなし | 内蔵フルスピード | 内蔵フルスピード | 内蔵フルスピード |
| 2次キャッシュサイズ | － | 128KB | 256KB | 256KB |
| パッケージ | TCP | MMC1/BGA/μBGA? | MMC1/MMC2/MC/BGA/μBGA? | MMC1/MMC2/MC/BGA/μBGA? |
| KNI | × | × | × | × |
| 製造プロセス | ? | 0.23ミクロン | 0.23ミクロン | 0.18ミクロン |
| C4 | × | ○ | ○ | ○ |
| ダイサイズ | － | 153.9mm2 | 推定190mm2 | 130～140mm2 ? |
| 出荷時期 | '99年前半? | '99年第1四半期 | '99年第1四半期 | '99年後半 |
| ターゲットチップセット | 430TX | Banister | 440BX | 440BX |