|
|
 |
| Intel副社長兼DPG (Desktop Product Group)ジェネラルマネージャのルイス・バーンズ氏 |
Intel Developer Forum Conference Spring 2001も最終日を迎え、本日はIntel副社長でDPG(Desktop Product Group)ジェネラルマネージャのルイス・バーンズ氏、同じく副社長でEPG(Enterprise Platforms Group)ジェネラルマネージャのマイケル・フィスター氏の基調講演が行なわれた。この中で、デスクトップPC部門DPGのトップであるルイス・バーンズ氏は、IntelがPCIバスに取って代わる次世代の高速I/Oバスの規格を開発中であることを明らかにした。
●今後10年間を考えると現状のI/Oバスでは不十分
 |
| バーンズ氏の講演で示されたスライド。パラレル技術は1GHzを超えることが難しいと指摘 |
基調講演の最初に登場したバーンズ氏は最初に「コネクティビティ(接続性)こそが最も重要だ」と述べ、PCの接続性を向上させるためのIntelの取り組みについて説明した。その中でバーンズ氏は「USB 2.0、IEEE 802.11e上で実現されるワイヤレスのIEEE 1394などにより、PCにハイスピードな周辺機器や家電などが接続され使いやすくなる」と述べ、Intelのクレイグ・バレット社長兼CEOが提唱したエクステンデッドPC(PCにさまざまな周辺機器が接続することで、PCをより使いやすくしようという構想)の考え方を加速すると述べた。
しかし、具体的にどのように普及させていくかに関しては特に言及はなく、USB 2.0についても「第2四半期には実際の製品が登場する」と述べただけで、IntelのチップセットにUSB 2.0が搭載されるのはいつかなど、具体的な話に関しては説明されなかった。
その後、バーンズ氏は初日のバレット氏の基調講演についてふれ、「クレイグ(バレット氏)が説明したように、Intelでは0.03μmプロセスをターゲットに開発が進められており、そのあたりでは10GHzというクロックが実現されるだろう。しかし、いくらCPUだけ速くなっても、その周辺部分のバンド幅が十分でなければ、MPUは性能を発揮することができない。既にIntelはシステムバス、メモリなどのピーク時バンド幅を上げるべく新しいテクノロジを導入してきたが、今後はI/Oバスに関してもバンド幅の向上が重要になる」と述べ、高速なプロセッサの真の性能を発揮させるにはプラットフォーム側で高速なI/Oバスを装備する必要があると指摘した。
さらに、I/Oバスの進化として「'80年代にISAバスが導入され、大きな成功を収めた。しかし、'90年代に入り時代にそぐわない部分が出てきたので、これをMCA、EISA、VLなどさまざまなバスアーキテクチャで置き換えようとの試みがされたが成功しなかった。ISAを完全に置き換えたのはPCIバスだ。PCIは業界標準として大きな成功を収めた。しかし、それも既に十分ではなくなってきており、当社ではハブインターフェイスなどの新しいバスアーキテクチャを導入している。我々は今後10年のことを考え、10GHzのプロセッサに見合うようなスケーラビリティを持つI/Oバスを開発することが必要とされている」と述べ、今後10年間を見据えたI/Oバスが必要になるという認識を明らかにした。
その上でバーンズ氏は「第3世代の次世代I/Oバスとしては、パラレルでは1GHzを超えるクロックを実現することは難しい。1GHzを超えるクロックを実現するにはフルシリアルである必要がある」とし、PCIバスの次にくる次世代I/Oバスの条件として以下のような条件を挙げた。
●AMDのHyperTransportと激突するIntelの次世代I/Oバス
ただし、現時点ではこの第3世代I/Oバスに関する詳細は全く発表されず、バーンズ氏の口振りからはこれから規格の策定を行なう状況であるということが伺えた。Intelがこうした規格の発表を行なう際には、ある程度規格が決まってから大々的に発表するというのが通例である。こうした発表を行なうことは自らを縛ることになるわけで、必ず秋のIDFまでに規格を発表しなければいけなくなる。ならば、こうしたアナウンスをする理由があったと考えるのが妥当だろう。
最も考えられる理由は、AMDが導入を検討しているHyperTransportテクノロジへの対抗ではないだろうか。HyperTransportは、これまでLDT(Lighting Data Transport)のコードネームで知られてきた技術で、MPUのシステムバスやチップ間を接続するI/Oバスとしての利用が検討されている。LDTはパラレルバスのポイントツーポイントのバスアーキテクチャで、例えば16bitバスの場合単方向で3.2GB/sec、両方向で6.4GB/secのピーク時バンド幅が実現される。既にAMDはこのHyperTransportを多くの会社にライセンスしており、例えばNVIDIAはXboxに採用するチップセットのサウスブリッジでHyperTransportを採用することを明らかにしている。
これまで、Intelはこうしたバスアーキテクチャでイニチアシブを発揮してきた。PCIはその端的な例と言え、Intelがチップセットなどで他社を常にリードしてこれたのも、Intelがそうした規格の策定に関わっているからという側面は否定できない。AMDのHyperTransportが普及してしまった場合、プラットフォームでのイニチアシブをAMDに奪われてしまう可能性もあり、そうした観点からも急遽対応におわれた結果だろう。
基調講演後のQ＆Aセッションで飛び出した「AMDのHyperTransportとの関係は?」という質問に対して「HyperTransportはパラレルで、PCIと基本的な技術はあまり変わりがない。当社では今後10年間を見据えたバスを設計する予定で、大事なのは10年使い続けられるスケーラビリティが確保されていることだ」(バーンズ氏)と述べるなど、HyperTransportは次世代I/Oバスとしては十分ではないということを暗に示唆していたことなどからも、やはりHyperTransportをある程度意識していることが伺える。つまり、「僕たちも新しいI/Oバスの規格を策定しているので、AMDにいかないで、もうすこし待ってね」というのがバーンズ氏の本当のメッセージだと考えるのが妥当だろう。
確かに、10年後を見据えたI/Oバスの規格が必要という考え方はPCアーキテクチャの将来という観点から注目に値するものである。詳細は不明とはいえ、PCアーキテクチャに大きな影響力があるIntelがそうした方向性に向けて動き出したことは歓迎できる。ただ、既に次世代アーキテクチャとしてAMDのHyperTransportも動き始めていることは忘れてはならない。サーバー用のI/OバスでNGIO陣営とFutureI/O陣営が一時期繰り広げた規格主導争い(最終的にInfiniBandに統合された)ではなく、共存なり、1つの規格への統一なり、上手い着地点が見つかることを期待したい。
□Intel Developer Forum Conference ,Spring 2001ホームページ
http://developer.intel.com/idf/
(2001年3月2日)
[Reported by 笠原一輝@ユービック・コンピューティング]