ISSCC 2009レポート

試作したアプリケーションプロセッサのチップ写真。65nmのCMOS技術で製造した。トランジスタのしきい電圧は3種類

カンファレンス会期：2月9日～11日(現地時間)

会場：米国カリフォルニア州サンフランシスコ市
　　　San Francisco Marriott Hotel

　最先端半導体チップの開発成果を競うISSCC 2009では、10日(米国時間)にマルチメディアプロセッサの講演セッションが開催された。本レポートでは、このセッションからトピックスを紹介する。

試作したアプリケーションプロセッサの内部ブロック

　最初に取り上げるのは、フルHDビデオのコーデック(符号化復号化回路)を内蔵した第3世代(3G)携帯電話機用のアプリケーションプロセッサだ。これはルネサス テクノロジの開発成果である(K. Iwataほか、講演番号8.7)。1,920×1,080画素のフレームを30fpsで伝送するビデオ(伝送速度は40Mbps)をH.264で符号化(エンコード)したときの消費電力は443mW、H.264で復号化(デコード)したときの消費電力は342mWと少ない。

　開発したアプリケーションプロセッサのビデオコーデックはH.264 High Profile@Level4.1のほか、MPEG-2 MP@HL、MPEG-4 ASP@L5、MPEG-4 SP@L6に対応した。昨年(2008年)にルネサス テクノロジと日立製作所が共同開発して国際学会「VLSI 2008」で発表した、低消費電力のビデオコーデックチップを改良し、マクロとして内蔵したとみられる。電源電圧はコア部が1.2V、入出力部が1.8/2.8/3.3Vである。ダイサイズは6.4×6.5mm。製造技術は65nmのCMOS、8層金属配線である。

　メインCPUはSuperHアーキテクチャのSHX2。SHX2はSH-4Aを実装したCPUコアの1つで、8段のパイプラインを備えており、最大800MHzの周波数で動く。なおSH-4Aは2命令同時発行のスーパースカラ構造を採用している。今回のチップでは、SHX2を500MHzのクロックで動かした。

　ビデオデータ格納用の外部メモリは、電源電圧1.8VのLP-DDR SDRAMである。メモリバスの動作周波数は166MHz。バス幅は64bit。消費電力を抑えるため、外部メモリの動作周波数を低めにした。

　次に紹介するのは、携帯電話機を音楽プレーヤーとして使ったときの電力消費を極限まで下げようとしたプロセッサである。パナソニックが開発した(M. Shirasakiほか、講演番号8.6)。ベースバンドプロセッサとアプリケーションプロセッサを統合した大規模プロセッサである。製造技術は45nm。2億8,000万個のトランジスタを集積した。ダイサイズは8.05×8.19mm。

　ベースバンド用CPUコアはARM1156(動作周波数245MHz)、アプリケーション用CPUコアはARM1176(動作周波数486MHz)。さらにリアルタイム処理用DSPコア(動作周波数216MHz、デュアルコア)を内蔵する。

　携帯電話機を音楽プレーヤーとして使用するときは電話機能は待ち受け状態にあり、ベースバンドプロセッサは間欠的に動作する。音楽データのビット列を読み出してデコードする処理はARM1176コアとDSPコアが担う。この処理は非常に高速に実行でき、音楽データをリアルタイムに再生していく時間に比べると、極めて短い時間で済む。そこで極く短い時間だけARM1176とDSPを動作させ、その後は両方のプロセッサを休ませることで消費電力を低減した。

　具体的には音楽データを処理する周期を330msに設定し、その中で20msの期間だけ、ARM1176とDSPを動作させる。こうすると20msの動作期間の消費電力は140mWとかなり大きくなるものの、そのほかの期間では消費電力が0.8mWときわめて低くなる。この間欠的な動作モードに、電源電圧および基板バイアスの動的な調整を加えることで、音楽プレーヤー再生時の平均消費電力を約4分の1、具体的には9.6mWと非常に低い水準に抑えることができた。

ベースバンドプロセッサとアプリケーションプロセッサを統合した大規模プロセッサのチップ写真。45nmのCMOS技術で製造した。トランジスタのしきい電圧は3種類	試作チップの主な仕様	試作チップの内部ブロック

　最後に紹介するのは、Blu-ray Discプレーヤーを低価格にすることを狙ったシステムLSIである。台湾MediaTekの開発成果だ(C-C Juほか、講演番号8.4)。90nmと比較的緩い製造技術でありながら、ダイサイズは62.95平方mmとかなり小さい。

　開発したシステムLSIは、コピー保護回路(GCP)、ビデオデコード回路、ビデオディスプレイ出力回路、DRAMコントローラ、2次元グラフィックス回路などで構成される。ディスプレイ出力回路はHDMIバージョン1.3の送信回路を内蔵した。

　コピー保護回路(GCP)とビデオデコード回路、ビデオディスプレイ出力回路はそれぞれ、Blu-ray Discの各種規格に対応させるとともに回路の共通化を図り、回路面積(シリコンの面積)を削減している。ダイ全体に換算すると、面積を14.36％縮小できたとする。

Blu-ray Discプレーヤー用システムLSIの内部ブロック。メインCPUコアはARM1176である	試作したチップの写真とチップ面積削減の内訳	試作したチップの主な仕様

　低消費電力プロセッサの開発をけん引しているのは携帯電話機だ。バッテリ駆動という制約が、携帯電話機の機能追加を簡単には許さない。例えば地上デジタルのTV視聴機能がそれだ。ワンセグ視聴は国内の携帯電話機では標準装備と言えるものの、画質には不満が残る。理想はフルセグ視聴だが、消費電力の壁がとてつもなく大きく見える。ルネサスはかねてから携帯電話機による地上デジタルのフルセグ視聴に言及していた。今回のISSCCで発表されたチップは、その実現を大きく後押しするものと期待できる。

□ISSCCのホームページ(英文)
http://www.isscc.org/isscc/
□関連記事
【2008年6月23日】【VLSI】HDTV信号処理チップの報告が相次ぐ
http://pc.watch.impress.co.jp/docs/2008/0623/vlsi03.htm

(2009年2月13日)

[Reported by 福田昭]