6月20日発表

　インテル株式会社は20日、CMOSプロセスを利用して開発したダイレクトコンバージョン方式のデュアルバンドRFトランシーバのプロトタイプを発表、都内で記者説明会を開催した。

Intelコミュニケーション技術ラボ 通信回路リサーチ担当ディレクター クリシュナムティ・ソーミャ氏

　説明会では、米Intelコミュニケーション技術ラボ 通信回路リサーチ担当ディレクター クリシュナムティ・ソーミャ氏が解説を行なった。

　現行のCMOS無線装置では、無線LANの送受信回路、増幅回路、AD/DAコンバータおよびデジタルBasebandの3チップで構成されており、それぞれが各用途向けに設計されているため、特定のネットワーク接続しか利用できない。

　今回発表されたのは、送受信回路と増幅回路を1つのパッケージに収め、高周波数帯での利用も可能なシステムインパッケージ(SIP)。デバイスにスマートアンテナシステムと、シングルデバイスのリコンフィグレーション可能なCMOSトランシーバを搭載して開発に成功した。2005年現在、規格策定中である100Mbps以上の転送速度を実現する「IEEE 802.11n」にも対応可能という。11n規格は40MHz帯を使用する方向だが、同SIPは最大100MHzをサポートできるとした。

現行の無線LANは3チップ構成	次世代無線LANの必要条件	アンテナマッチング受信回路とCMOSプロセスダイを統合したパッケージ

　また、CPUやチップセットなどの製造に使用されている標準的なCMOSプロセスで開発されたため、量産が容易で大幅なコストダウンに繋がる。製造は90nmプロセスルールで行なわれ、動作電圧は1.4Vとアナログ回路としては低電圧を実現しているという。

　パッケージの構造は、中央のシリコンダイからパッケージ上で各周波数帯の低ノイズ増幅回路と電力増幅回路を引き、そこからアンテナへと接続する形状。これらは、レシーバ/トランスミッタ間の影響を正確かつ容易に分離できる新たな補正スキームを開発して成功したという。

　製品への実装はかなり先になるとのことだが、今回の技術は同社が目指すシームレスな無線LAN接続を達成するための第1歩とした。

90nmプロセスで1.4Vの動作電圧を採用	ダイとパッケージの構造	レシーバとトランスミッタ間の新たな補正スキームを開発

□インテルのホームページ
http://www.intel.co.jp/
□ニュースリリース
http://www.intel.co.jp/jp/intel/pr/press2005/050620.htm

(2005年6月20日)

[Reported by yamada-k@impress.co.jp]