IDF Spring 2005

●2015年のコンピュータプラットフォーム

Justin Rattnerシニア・フェロー

　IDF最終日の基調講演は、研究開発を統括するCTOが行なうことになっている。

　IDF Fall 2004では、Pat Gelsinger氏の役だったが、組織変更により、Corporate Technology Group Senior FellowのJustin Rattner氏に変わった。

　Rattner氏は、9人いるIntelシニア・フェローの1人。回路やアーキテクチャ、プログラミングシステムなどを担当する。Gelsinger氏の基調講演が、幅広く研究開発全般に渡っていたのに対し、今回はテーマも絞られており「直球勝負」という印象だ。

　テーマは「Platform 2015」、つまり10年先のプラットフォームについてである。

　Rattner氏は、10年後のコンピュータの使われ方を予測する。ユーザーインターフェイスはもっと自然なものでなければならず、画面だけでなく、音声や自然言語などのさまざまな方法でコンピュータを操作できるようになっている必要がある。また、家庭などでは、センサーを使い、健康状態などを管理できるようになると予測。必要に応じて助言したり、医療機関への連絡が自動的に行なわれるなどが可能になるだろうと述べた。

　ビジネス分野では、リアルタイム翻訳などのコミュニケーションを補助する技術が使われ、大量のデータから意味のある情報を取り出すデータマイニングも簡単に利用できるようになるだろうという。

　バーチャルリアリティが広く普及し、ゲームだけでなく、自分に似合う洋服を探すために使うといった用途にも使われる。

　シミュレーション技術もさまざまな分野で利用できるようになり、個人が行なう投資などでも、簡単に正確な将来予測ができるようになるらしい。

　このためには、膨大な計算量が必要で、そのためにIntelのCPUも、より高性能化する必要があるという。

●CPUはメニーコアへ向かう

　高性能のための方向性が、今回打ち出されたデュアルコア化で、その先には、数多くのCPUコアを内蔵する「Many Core」(メニーコア)があるという。CPUは、マルチプロセッサ、ハイパースレッディング、デュアルコアとなり、次は、4つ以上のコアを持つマルチコアに移行する。さらにその先に10個以上のコアを持つメニーコア・アーキテクチャがあるわけだ。

　こうした複数コアを持つCPUでは、アプリケーションがマルチスレッド化することでより性能を引き出せるようになる。そのための試みとして研究中の「Domain Specific Parallel Programming」が紹介された。

　一般にDomain Specific Programming (Language)とは、特定分野での利用を想定して作られた「専用言語」を意味する。JavaやC言語などは、汎用のコンピュータ言語で、さまざまなプログラムを作るためのものである。これに対して専用言語は、特定の目的のためにロジックを記述するための言語だ。たとえば、エディタなどが持っているマクロ言語などが専用言語である。

　Intelは、特定分野向けの言語を作り、そのコンパイラが並列実行が可能なコードを生成するようにした。また、生成されたコードに含まれるランタイムライブラリが、負荷状態やCPUのコア数などを把握、負荷に必要なコアに処理を割り当てるようにした。

　デモでは、通信処理を行なうプログラムをこのDomain Specific Parallel Programmingで行ない、負荷に応じてコアが割り当てられていく様子を見せた。

CPUは、デュアルコアからマルチコアを経てメニーコアになる。メニーコアは10～100程度のCPUコアを持つもの	各分野に応じた専用言語を使うことで、並列処理を意識せずに記述したプログラムを並列実行させることが可能になる	Domain Specific Parallel Programmingのデモに使われたシステム。手前側のケーブルは実際に他のマシンと通信を行なっている

Domain Specific Parallel Programmingのデモ。画像左上の四角がCPUコアをあらわしていて、その色が写真右側中央にならんだ箱(パケット処理)に対応している	負荷調整をオンにする前の段階では、すべてのコアが使われている	負荷が増えると新たにコアが割り当てられる(写真右中央の緑色の箱)

　このデモは、ネットワークプロセッサであるIXPファミリ用のソフトウェア開発環境として研究中のShangri-laに組み込まれている「Baker」という言語を使ったもの。

　Bakerは、パケット処理を行なうソフトウェアのための言語で、パケットの流れと処理を記述することで、自動的に並列化されたコードを生成する。プログラマは、生成されるプログラムの並列性や実行時のコア数を考慮する必要はなく、ランタイムライブラリ側で、負荷状況とシステム構成などから、必要なコア数を判断、自動的にコアに処理を割り当てていく。

　Rattner氏が示したのは、特定分野の処理であれば、その処理パターンがある程度予測でき、並列化を自動化することが可能だということだ。アプリケーションのパターンが分析できれば、専用言語を作ることでプログラマが並列処理を意識することなくプログラミングを行なっても並列性を引き出すことができるのだ。

●スタック技術でメモリを統合

　さらに、メニーコアでは、メモリとのインターフェイスがボトルネックになると予測。そのためには、メモリCPU間のバンド幅を広げる必要がある。しかし、デュアルチャネル(メモリインターリーブ)のようにメモリCPU間のチャンネルを増やすことはある程度まではできるが、信号線の数が多くなっていくと指摘した。

　Intelが開発中のWafer Stacking, Die Stacking技術は、ダイやウェハを積み重ねて接続しコンピュータシステムを作るもの。

　このようにすることで、メモリとメモリコンロトーラー間の接続が短くなり、かつマザーボード上に多数の信号線を引き回す必要がなくなる。

　このことは、CPUにメモリコントローラーが搭載されることを意味する。現在、AMDのOpteronやSUN MicrosystemsのUltraSparcなど、多くのプロセッサがメモリコントローラーをCPUに統合している。ある意味、これは必然的な方向でもあるわけだ。

　他社が行なっているような同一ダイ上にメモリとCPUなど技術の違うデバイスを構成する「混載」と違うのは、個々のダイは個別に製造することができること。事前に検査することで積み重ねてできたデバイス自体の不良率をへらしたり、特性をそろえて製造することが可能になる点だ。CPUなどでは、製造後に選別して対応クロックを決めているため、事前に検査できることのメリットは大きい。

　一般にCPUにメモリコントローラーを搭載すると、メモリレーテンシーを小さくすることが可能になる。さらにIntelは、メモリコントローラとメモリ間の配線を最短にするためにダイやウェハ同士を重ねて接続することを計画しているわけである。また、マザーボード上へ多数の配線を引き回す必要がなくなるため、ボードコストも下げることが可能となる。

コアが増え、CPU性能が上がることでメモリCPU間の接続に必要なバンド幅は増えていく。これをメモリの並列アクセス(チャネル数やチャンネルを構成するbit幅)で対応しようとすると、こんどは信号線が増えていく	Wafer Stacking技術は、別々に作ったウェハを上下で接続する	Die Stackingは、Waferから切り離したさまざまな大きさのダイを上下で接続する

●シリコンレーザーの可能性

シリコンによるPhotonicsは、システム間やシステム、周辺機器間の接続やチップ間の接続、システム内のバックプレーン接続などを光で行なうことを可能にする

　最後にRattner氏は、2月17日に発表したシリコンレーザーについて触れた。これは、世界で初めて、シリコン上でレーザーの連続発振を可能にしたもの。

　ラマン効果(ラマン散乱ともいう)とは、物質に光が当たり、そのエネルギーが物質に吸収されたあと、エネルギーの状態が元に戻るときに光が発生するというものだ。この光は、当てた光(入射光)よりも波長がわずかに長くなるもの(アンチストークス散乱)、短くなるもの(ストークス散乱)の2種発生し、入射光と同じ波長になる別の散乱光(レイリー散乱)と区別が可能である。

　この現象を利用すると、強いレーザー光(ポンプレーザー)を当てておいた物質に信号で変調された弱いレーザー光を当てると、信号で変調された強いレーザー光(ラマン発光)を出すことができるようになる。これをラマン増幅あるいはラマンアンプという。

　このラマン効果は、グラスファイバーのような物質でも発生するが、シリコンのように結晶がきちんとならんだ物質ほど効果が強く表れる。グラスファイバーなどでは、十分な大きさのラマン発光を得るためには、数キロメートルもの長さのグラスファイバーを使わねばならず、通信ケーブルのようにもともと長いものはともかく、小さな部品としてラマンアンプを作ることは困難だった。

　また、シリコンの内部では、フォトン(光を粒子として見たもの)が2つ同時に1つの原子に衝突し吸収されてしまう「2光子吸収」が起こるために大きな出力を取り出すことができなかった。

　電子は、その軌道に応じて受け取ることができるエネルギー量が決まっていて、その値以外では光子からエネルギーを受け取ることはない。量子力学レベルでは、光子が他に与えるエネルギーは一定量でその波長に応じて決まってしまい、中間の値でエネルギーが受け渡しされることはない。このため、電子が励起する最低のエネルギー量というものが決まり、それ以下のエネルギーでは励起しない。光のエネルギーは波長(振動数)で決まるため、物質により固有の波長の光だけで励起が起こることになる。光子はエネルギーを電子に与えることで消滅するため、光子が吸収されたように見える。

　ところが、2つの光子が同時に原子に衝突してしまうような事態が起こると2倍のエネルギーとなり、電子にそれに応じたエネルギー状態があるならば、電子はエネルギーを受け取り吸収が発生する。これを「2光子吸収」という。エネルギーを受け取った電子は、軌道を離れ原子を飛び出してしまう。この電子がまたフォトンと衝突してさらにエネルギーを吸収する。ラマン散乱で発生した光は、どれだけ大きなエネルギーを与えたとしても一定以上に大きくなれなくなってしまう。これは、ラマン効果を起こすエネルギーが強くなったとしても、それがより多くの2光子吸収を発生させてしまうからである。

　Intelは、導波路周囲に半導体を構成し、この2光子吸収で発生した電子を外に取り出すことに成功した。この結果、より大きなラマン散乱光を取り出すことが可能になった。

　十分な大きさのラマン散乱光を取り出せれば、前述の増幅のほかにレーザー発信器を作ることができる。導波路の両端を鏡にし、そこにポンプレーザーからの光を入れ、ラマン発光を行なわせ、発生したラマン光をその間で往復させることで、レーザー発振が行なわれる。これをラマンレーザーという。いままで、シリコン上でラマンレーザーを連続発振させることはできず、Intelが世界で初めてこれを成功させた。

　Intelは、2004年の2月にギガヘルツ動作が可能な光変調デバイスをシリコン上に構成し本格的なシリコン上のPhotonics(光とエレクトロニクスを融合した技術)に道筋をつけた。今回、半導体上にレーザー発信器を構成し、Photonicsに必要なコンポーネントをまたシリコン上に作ることに成功した。

　Rattnerは、こうした技術を持つIntelのPhotonicsを使えば、コンピュータシステム間の接続、システム内のバックプレーン接続、そしてチップ間接続を光で行なえるようになり、さらに物質の化学的な分析や医療分野にも応用できるようになると述べた。PCI Expressは、銅配線で可能な最大の速度を実現するものとして開発された。このPCI Express以上の転送速度を実現しようとすると、もはや銅配線では不可能で、光を使って信号の伝達を行なわねばならない。IntelのPhotonicsは、そうした将来を見据えた技術でもある。

ハードウェアを使って、携帯電話のような低解像度の動画デバイスで撮影した映像から、高解像度な画像を生成する。左側が元画像(実際には撮影した動画の一部)から切り出したもの。右側が処理後の画像で、読めなかった文字がきれいに表示されている	2006年のYonah採用のモバイルコンセプトモデルのうちの1つoffice向けノートマシンとセットになる携帯電話

　このほか、次世代モバイルマシン(3月2日に2006年モバイルコンセプトモデルとして発表されたもの)もデモが行なわれた。ノートPCと携帯電話がセットになっており、ここではコードネームは公開されなかったが、「Zepyros」というコードネームだ。

　携帯電話は1年前にGelsinger氏が公開したUniversal Communicatorの改良版だ。あのころに比べるとスマートになって携帯電話らしくなった。

　このほか、低解像度の動画から高解像度画像を自動生成する技術のデモも行なわれた。携帯電話で撮影した低解像度の映像に写っている看板は、そのままでは文字が読めないが、統計処理などを行ない、実物の姿を推定することで、高解像度の画像を生成することが可能になるもの。

　今回の基調講演は、Gelsinger副社長のときのような派手さはないが、Intelの本業に直結した内容であり、おぼろげではあるが、10年後のコンピュータの姿を浮き彫りにしたものだった。

□Intelのホームページ(英文)
http://www.intel.com/
□IDFのホームページ(英文)
http://www.intel.com/idf/us/spring2005/systems/

(2005年3月5日)

[Reported by 塩田紳二]