Smart Networks Developer Forum 2004 レポート [前編] ～Freescaleが推進する最新CMOSロードマップ～

　4月26～29日の4日間、米テキサス州ダラスのHotel Hyatt Regency Dallas Reunionにおいて「Smart Networks Developer Forum 2004 Dallas」(以下、SNDF 2004)が開催された。

　SNDF 2004は、Freescale Semiconductor(Motorolaの半導体事業部がスピンアウトしてできた会社)が主催する技術者向けのカンファレンスで、これからのネットワーク機器、組み込み機器を支えるホストプロセッサ、DSP、無線技術、インタフェース技術などの最新動向、活用方法を学べる。ちょうどIntel Developer Forum(IDF)のFreescale版とでも考えれば分かりやすい。

　SNDF 2004では、組み込み機器向けのPower PCプラットフォーム(PowerQUICC)や高性能DSP(StarCore)、超高速インターコネクトのRapid IOなど、面白い話が盛りだくさんだったが、今回はPCとの関連性が強い半導体技術とUWB(Ultra Wide Band)の最新動向を紹介していく。

●Freescaleが描くこれからのCMOSロードマップ

　初日の基調講演では、Freescaleの副社長 兼 最高技術責任者であるClaudine Simson氏によって、FreescaleのCMOSデバイスに関する技術的なロードマップが披露された。本誌の読者ならば同社の主要製品としてPowerPCを真っ先に思い浮かべるかもしれないが、今回は組み込み機器に関する技術カンファレンスなので、PC(Power Mac)に搭載されるPowerPCに関する説明ではなかった。ただし、SNDF 2004で紹介された最新技術の多くは、PC向けのPowerPCにも搭載されてしかるべきものなので、PC向けPowerPCの将来を占う上で重要な材料となる。

　まず、半導体プロセス技術の推移だが、同社では250nm→220nm→180nm→130nm→90nm→65nm→45nm→32nm→10～20nmという流れを示しており、IntelやAMDが描く製造ルールの変遷と大きな違いはない。現在、90nmルールへの移行を間近に控えている(PowerPCならばe500コア)。65nmルールの研究開発はCrolles2で行なわれており、昨年末には65nmルールを採用した世界初のfunctional SRAMを披露した。Crolles2は、STMicroelectronics、Philips Semiconductorと共同で推し進めている技術開発プロジェクトで、これには300mmウエハ製造施設も含まれている。Freescaleによれば、他の半導体ベンダとほぼ同じタイミングで65nmルールを投入するつもりだという。なお、その先の製造ルールの導入時期については、明言を避けた。

　これまではトランジスタのゲート長をより短く、ゲート絶縁膜をより薄くしていくことで製造ルールの微細化を図ってきたが、こうした従来型の手法はすでに限界を迎えており、これからは何らかの革新的な半導体技術を投入しなければ製造ルールの微細化に対応できない。そこで、Freescaleが提示したのが、ゲート絶縁膜およびゲート電極向けの新材料、電子の移動度を高めるストレインドシリコン、そして新しいトランジスタ構造だ。Freescaleの90nmルールでは、SOI、Low-k材料、High-k絶縁膜、メタルゲートなどが採用される。

FreescaleのCMOSロードマップ。製造ルールの微細化に加え、トランジスタの高速動作、消費電力の削減に寄与する数々の半導体技術が順次導入される予定だ	トランジスタの高性能化には、半導体技術の進歩が欠かせない。Freescaleでは、ゲート絶縁膜およびゲート電極向けの新材料、ストレインドシリコン、新しいトランジスタの構造などを投入していく

●これからのCMOSチップに不可欠な半導体技術の数々

ストレインドシリコンの原子配列イメージとストレインドシリコンを採用したトランジスタの電子顕微鏡写真

　次に、いくつかの最新技術について触れておこう。まず、ストレインドシリコンだが、これは2001年6月にIBMが一般向けに発表した画期的なトランジスタ高速化技術だ。原子の間隔が開いているシリコンゲルマニウム基板上にシリコンを堆積させると、シリコン内の原子が基板上の原子と並ぶように強く引き伸ばされたストレインド状態となる。このストレインド状態では、シリコン内部の電気抵抗が小さくなり電子の移動度が高まる。そこで、ストレインド状態のシリコンをソースとドレイン間のチャネルに配置することで、集積回路の動作周波数を高められる。

　ストレインドシリコンの技術そのものを世に知らしめたのはIBMだが、その商用化にいち早くこぎ着けたのはAmberWave Systemsだ。AmberWave Systemsは、マサチューセッツ工科大学の教授、学生が中心となって設立した会社で、ウエハやデバイスベンダに対してストレインドシリコン(epsilonMOS)に関するIP(知的財産権)や開発ツールを提供している。例えば、AMDはAmberWave Systemsからのライセンス供与によってストレインドシリコンの技術を手に入れた。一方、Intelは自社でストレインドシリコンの開発を行なっており、2004年初旬に登場したPrescottより実用化を果たした。最近発表されたDothanでもストレインドシリコンが採用されている。また、Freescaleも自社開発が基本で、65nmルールからの導入を予定している。

　Low-k絶縁膜(低誘電率層間絶縁膜)も重要なテクノロジだ。集積回路の高密度化が進むと、配線は多層構造になり、配線の間隔も狭まっていく。このため、配線間や層間の容量成分によって信号遅延を引き起こす。そこで、従来の二酸化シリコンよりも誘電率の低い材料(Low-k材料)で配線を絶縁することにより、容量成分を削減し、高速動作が可能になる。Freescaleで初めてLow-k絶縁膜を採用した製品は、0.13μmルールで製造されたG4 PowerPCプロセッサ、組み込み向けのMPC 7455、MPC 7457である。このとき使用したLow-k材料は、SiCOH(hydrogenated silicon oxycarbide)をベースとしたApplied MaterialsのBlack Diamondだ。0.13μmルールのプロセッサでは、Black Diamondの導入によって消費電力を削減しつつ、信頼性や歩留まりを維持しながら動作周波数を20％ほど向上させたという。なお、90nmルールでは、第二世代のLow-k材料としてBlack Diamondよりも誘電率の低いTrikon Orionの導入を検討している。

High-k絶縁膜の採用によって、ゲート膜厚を薄くしてもゲートリーク電流が流れにくくなる。また、メタルゲートとの併用により、トランジスタのさらなる高速動作が可能だ

　ゲート周りの新技術には、High-k絶縁膜とメタルゲートがある。トランジスタには、ソースとドレイン間を流れる電流がゲートに流れ込まれないように、ゲートの直下にゲート絶縁膜と呼ばれる薄い膜が配置される。このゲート絶縁膜が薄ければ薄いほどトランジスタは高速に動作するが、その代償としてゲートリーク電流も増大する。こうした傾向は製造ルールが微細化されるほど顕著に現れる。そこで、絶縁膜の材料として従来の二酸化シリコンではなく、高誘電率の新材料に切り替えることにより、絶縁膜を薄くしてもゲートリーク電流を流れにくくできる。主なHigh-k材料には、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどがあるが、Freescaleでは酸化ハフニウムの採用を予定している。二酸化シリコンから酸化ハフニウムに切り替えることで、ゲートリーク電流を1,000分の1に削減できる。

　また、90nm以下の製造ルールでは、High-k絶縁膜とともにゲート電極自体にも改良が加えられるのが一般的だ。これがメタルゲートである。メタルゲートは、ゲート材料として従来のポリシリコンではなく、低抵抗のニッケルシリサイドや窒化チタン、タンタリウムシリコンニトリドなどを用いて製造される。トランジスタの微細化によってゲート電極も縮小するが、これは抵抗成分の増加をもたらす。そこで、ゲート電極を低抵抗のメタルゲートに切り替えることで、ゲート抵抗とソース-ドレイン間抵抗を低減できる。Freescaleが採用する具体的なメタルゲート材料は明らかにされていないが、IEDM(International Electron Devices Meeting) 2002では、NMOSゲート電極にタンタリウムシリコンニトリド、PMOSゲート電極に窒化チタンを使用した研究成果が発表されているので、実際の製品でもこの辺の材料が使われるものと予想される。

●どの半導体メーカも行き着くマルチコアというアプローチ

　最近、Intelは、デスクトップ向けプロセッサのロードマップとしてNetBurstマイクロアーキテクチャ系列のTejasをキャンセルし、CMP(Chip Multi-Processor)を採用した新しいタイプのCPUコアにする計画に切り替えた。これは、Tejasがあまりにも“暑苦しい”プロセッサになりかねないからだが、実はこうした発熱問題にはどのメーカも大なり小なり頭を悩ませている。Freescaleは、発熱問題を軽減するひとつの方向性としてIntelと同じくCMPの採用を明らかにしている。

動作周波数を高めるアプローチとデュアルコアによるアプローチ間での処理性能と消費電力の違いを示したもの(出典：Bill Dunnigan - Vice-President and GM of Computing Products Division, High-Performance PowerPC Processors from Freescale Semiconductor)

　CMPは1個のCPUダイ(CPUを構成する半導体本体)に複数のCPUコアを搭載する技術だ。すでに実用化されている例としては、IBMのPOWER5やhpのPA-8800、Sun MicrosystemsのMAJC-5200などがある。CMPは、マルチプロセッサ技術と同様に、複雑な回路設計によって2倍の性能を持つプロセッサを開発するよりも、現在のプロセッサを1個の半導体チップに複数個搭載したほうが手っ取り早いという考え方に基づく。また、通常のSMPシステムと比較すると、プロセッサ間の物理的な距離を大幅に縮めたり、バス幅を広げたりできることから、プロセッサ間のデータ転送も高速化できる。今日のマルチタスクOS、マルチスレッドアプリケーションは、スレッドレベルでの並列化(TLP)によって高い処理性能を得やすいため、CMPはTLPという点からも効果の期待できるアプローチだ。

　同時に、消費電力の増加を抑えられるという利点もある。プロセッサの理論最大パフォーマンスを2倍に高めるには、動作周波数を2倍に高めるか、CMPによってCPUコアを2個に増やすかのどちらかだ。CMPによる並列処理の度合いは動作するアプリケーションによって大きく依存するため、どのアプリケーションでも高い性能向上を狙うならば動作周波数を高めたほうが有利なケースが多い。しかし、2倍の動作周波数を実現するには、2倍をはるかに上回る消費電力(発熱)の増大を覚悟しなければならない。

　一般に半導体デバイスの消費電力は、動作周波数、駆動電圧の2乗、平均稼働トランジスタ数に比例するが、現実的には“動作周波数が2倍で消費電力も2倍”という単純な公式は成り立たない。動作周波数を2倍に高めるには、製造ルールを一段階ないしは二段階微細化する必要があるが、0.13μmルール以降ではリーク電流の増大が顕著に現れるため、スケーリング則からはじき出される消費電力を大幅に上回る結果となる。また、熱密度の増大も免れられない。筆者は専門家ではないので定量的な議論はできないが、少なくともIntelが周波数至上主義のNetBurst系列から手を引いた理由は、数々の半導体技術をもってしても周波数の向上と消費電力の増大という二律背反を解消できなかったからに他ならない。

　そこで、数々のメーカに注目を浴びているのがCMPというアプローチだ。例えばデュアルコアは、単純に従来のCPUコアを2個に増やしただけなので、消費電力の増大はほぼ2倍で収まる。つまり、実質的な処理性能あたりの消費電力は、動作周波数を2倍に高めるよりもデュアルコアにしたほうがずっと低くなるわけだ。Freescaleは、この点に着目して次世代の高性能プロセッサを設計するという。具体的には、次世代のe600コアと次々世代のe700コアでデュアルコアを採用すると発表している。また、組み込み機器のプロセッサやASIC向けに、SoC(system-on-a-chip)プラットフォームの強化も図られる予定だ。

プレーナ型トランジスタに代わる次世代のMIGFET。それぞれのゲートを独立して制御できるのがMIGFETの大きな特徴だ

　最後に、Freescaleならではの革新的な技術としては、MIGFET(Multiple Independent Gate Field Effect Transistor)を紹介しておく。これは、現在のプレーナ型トランジスタに代わる次世代トランジスタとして数多くのベンダがしのぎを削って開発を進めているマルチゲート型トランジスタの一種だ。マルチゲート型トランジスタは、1個のトランジスタに複数のゲートを設けることで、駆動電流を増やし、処理性能を高められる。

　他社(Intel、AMD、IBMなど)のマルチゲート型トランジスタは、すべてのゲートに電流が一気に流れる仕掛けとなっているが、FreescaleのMIGFETは、各ゲートに対して独立して電流を流せるのが大きな特徴だ。このため、複数の独立したトランジスタとして同じ処理を同時に行なったり、異なる処理を並列化したりできる。これにより、同じトランジスタ数でより多くの処理をこなせるようになる。Freescaleは、32nmルールよりMIGFETの採用を検討している。

　次回は、Freescaleの切り口から見たUWB(Ultra Wide Band)の最新動向を取り上げる。

□Motorola(英文)
http://www.motorola.com/
□Freescale Semiconductor(英文)
http://www.freescale.com/
□Smart Networks Developer Forum 2004(英文)
http://www.motorola.com/sndf/

□バックナンバー

(2004年5月26日)

[Text by 伊勢雅英]