Sun Microsystemsのデビッド・イェン副社長

4月17日

　サン･マイクロシステムズ株式会社は17日、プライベートショウ「Sun IT基盤改革フォーラム」会場において、同社のマイクロプロセッサ戦略についての説明会を、報道関係者向けに開催した。

　説明会には同社のデビッド・イェン副社長(プロセッサ&ネットワークプロダクト担当)が出席、同社のプロセッサ戦略である「Throughput Computing」について解説した。この中で同氏は、同社製プロセッサ「UltraSPARC」は今後、シンプルなコアを複数搭載し、かつ各コアで複数のスレッドを同時実行する「Chip Multithreading」(CMT)を採用したアーキテクチャになると述べた。

　なおThroughput Computingについては、4月8日(現地時間)に上海で開催が予定されていたカンファレンス「SunNetwork Asia Pacific 2003」で発表される予定だったが、同イベントがSARS(重症急性呼吸器症候群)の影響で延期されたため、日本での発表となった。

●32スレッドを並列実行するプロセッサを2005年に実現

　Throughput Computingは、2月に米国で開催されたSun Microsystemsのアナリスト向けカンファレンスで明らかにされた戦略。同社は「Throughput」を「実効処理の総量」と定義し、Throughput ComputingをCMTプロセッサとシステムによりThroughputを最大限に引き出す構想としている。

　Throughput Computingに必要とされるCMT技術は、同社が2002年7月に買収したAfara Websystemsの技術を利用したもの。IntelのHyper-Threadingのように、CPUコア内で複数のスレッドを並列処理する技術と、複数のコアを1つのダイに搭載する技術を組み合わせる。

　説明会に先立って行なわれた基調講演では、CMTを採用したUltraSPARCについて、次のようなロードマップを公開した。

UltraSPARC IV

　2003年から2004年にかけては、現行製品であるUltraSPARC IIIプロセッサのコアを2つ搭載した、ハイエンドサーバー向けの「UltraSPARC IV」をリリースする。コアあたりの実行可能スレッドは1つなので、プロセッサあたり2つのスレッドを並列処理できることになる。0.13μmプロセスで製造され、UltraSPARC IIIとピン互換となる。また、ダイ上にはメモリコントローラと暗号処理機能が搭載される。これによりUltraSPARC IIIの2倍の性能が実現できるとしている。

Gemini

　2004年には「Gemini」(ジェミナイ)と名付けられた、0.13μmプロセスのブレードサーバー向けのプロセッサを予定する。搭載されるコア数などは明らかにされていないが、プロセッサあたり2スレッドを並列処理できるほか、電力消費量が抑えられている。

UltraSPARC V

　2005年にはハイエンドサーバー向けに「UltraSPARC V」をリリース。やはり2スレッドを並列処理可能で、暗号処理機能を搭載。製造プロセスが90nmにシュリンクされるほか、新設計のパイプラインや新命令を装備することで、現行製品の5倍の処理能力を実現する。

Niagara

　2005年にはさらに、「Niagara」(ナイアガラ)と名付けられたブレードサーバー向けプロセッサをリリース。「多数のコアと多数のスレッドを搭載した“ラジカルなCMTデザイン”」とされており、1つのダイに8個のコアを搭載し、コアあたり4つのスレッドを並列実行することで、プロセッサ1つで32のスレッドを並列実行する。また、複数のメモリコントローラと、ネットワーク機能、セキュリティ機能を搭載した「Server-on-Chip」になるとしている。製造プロセスは90nmで、現行製品の15倍の処理能力となる。

●CMTプロセッサは簡素なコアを複数搭載

　イェン副社長はCMT技術が必要とされる背景として、4つのトレンドをあげた。1つ目はWebサービスのように多数のスレッドを必要とする用途が増えていることで、CMTによる処理能力の向上が期待できる。

　2つ目はプロセッサの処理速度の向上に比べてメモリへのアクセス速度が上がらず、レイテンシが悪化する一方であること。CMTではメモリアクセスの待ち時間に他の処理を実行できることで、「レイテンシを敵としてでなく、友人として見る」(イェン副社長)ことができ、レイテンシの弊害を隠蔽できる。

　3つ目はムーアの法則により高集積化・高性能化が進んだことでダイ上でコアに必要とされる面積が減り、あまった部分の用途を考える必要があること。イェン副社長は、「あまった部分にメモリや論理回路を載せ、システム・オン・チップを作ることも可能だが、用途が限定される」と述べ、複数のコアを搭載してCMT化することで、汎用の高性能プロセッサを実現できるとした。

CMTがレイテンシ対策として有効であることを説明する図。8つのコアで4つのスレッドを並列処理している。グラフの青い部分が処理を実行している時間で、黄色い部分がレイテンシ。1つのスレッドがレイテンシ中に、ほかのスレッドを実行することで、プロセッサを有効活用できる	ダイにおけるコアの面積と、コアの処理能力を関係。ダイサイズを100%使わなくても、30～40%をコアとするだけで、80%の処理能力を確保できる。

　4つ目はプロセッサが複雑になり、開発に必要なコストや期間が増大すること。CMTでは、コアから不要なロジックをなくし、プリフェッチ機能や投機機能、実行ユニットなどを単純化、小型化、さらにパイプラインを短くしており、これにより開発が複雑化することを避け、複数コアの搭載を可能にしたとしている。

●64bitメモリアドレッシングやSolarisとの組み合わせがCMTに最適

　イェン副社長はThroughput Computingを成功させるために、「デスクトップ用途よりも、マルチスレッドが要求されるネットワーク用途にフォーカス」すると述べた。

　また、CMTにおける同社の優位性として、同社が持つ64bitメモリアドレッシング技術と、スレッド指向OSである「Solaris」をあげた。

　メモリ帯域についてはDECのAlphaプロセッサを例にあげ、「優れたプロセッサだったが、システムで十分なメモリ帯域を確保できなかったため、プロセッサはほとんどの時間でアイドル状態だった」と、レイテンシ対策以外にもメモリ帯域の重要性を指摘。同社が’96年からSPARCシリーズに採用している64bitメモリアドレッシング技術でCMTをさらに活かせるとした。

　また、Solarisは10年来、スレッド指向のチューニングを続けてきたと述べ、同社がWindowsではなくSolarisを採用し続ける理由とした。

□サン・マイクロシステムズのホームページ
http://jp.sun.com/
□UltraSPARCの製品情報
http://jp.sun.com/products/processors/

(2003年4月17日)

[Reported by tanak-sh@impress.co.jp]