2003 ISSCC 前日レポート

半導体の明日が見えてくる、ISSCC明日開幕
~IntelがMadison/Montecitoの概要を公開


写真は昨年の様子

会場:San Francisco Marriott Hotel
会期:2月10日~12日(現地時間)

 半導体関連の将来の技術を発表する学会であるISSCC(International Solid-State Circuits Conference)が、10日(現地時間)より米国San Franciscoで開催される。

 ISSCCでは、半導体ベンダ、大学などから研究者が集まり半導体の先端技術が発表されており、半導体技術の将来を占う上で重要なイベントと言える。今年のISSCCでは、マイクロプロセッサ、DRAMなどのほか、無線LANや携帯電話に代表されるようなワイヤレス技術、家電向け半導体などに大きな注目が集まっている。


●Intelのゴードン・ムーア名誉会長が基調講演に登場

 今回のISSCCの基調講演には、Intelの共同創始者で名誉会長のゴードン・ムーア氏が登場する。ムーア氏は「No Exponential is Forever:But “Forever” can be Delayed!(どのような急成長も永遠には続かない。しかしその“永遠”は先送りできる!)」と題した講演を行ない、半導体業界のこれまでと、そしてこれらの成長に必要なものに関して説明する。ムーア氏は「半導体のトランジスタは18~24カ月で倍になる」という“ムーアの法則”の提唱した本人であり、これからもそのムーアの法則通りに進んでいくのかなどが説明されると見られている。

 このほかにも、DRAMではDDR3で利用される要素技術などが説明されるほか、Intelは複数のセッションで、Prescottコアに利用される90nmプロセス技術の詳細に関する説明を行なう。例えば、90nmプロセスで浮動小数点演算機を5GHzで動作させる技術や、動的にトランジスタをスリープさせることでリーケージ(漏れ)電流を削減するスリープトランジスタ技術などの詳細が説明される予定となっている。PC Watchでは、これらのセッションの中から注目のセッションのいくつかの模様をお伝えしていく予定だ。


●MadisonコアのItanium 2は1.5GHzで最大L3キャッシュ6MB

 Intelは、ISSCCに先立ち、ISSCCで発表予定のMadisonコアのItanium 2に関する概要をプレス向けに説明した。それによれば、Madisonは、製造プロセスルールが0.13μmに微細化され、トランジスタ数は4億1,000万トランジスタに達している。製造プロセスルールが0.13μmに微細化されたため、ダイサイズは現行のMcKinleyコアのItanium 2(421平方mm)よりも小さい374平方mmとなっている。

Madisonのダイ写真。ほとんどがL3キャッシュであることがわかる Madisonのパッケージ。ダイサイズがMcKinleyに比べて小さくなっている

 演算ユニットなど基本的な構成は現行のMcKinleyコアと変わっておらず、違いはL3キャッシュの容量だけとなっている。そのL3キャッシュは6MB、4MB、3MBの3つのモデルが用意される(McKinleyでは3MBと1.5MB)。

 なお、パッケージはMcKinleyと同じPAC611となっており、McKinleyのプラットフォーム(CPUソケット、システムバス、チップセット)がそのまま利用できる。注目のクロックは1.5GHzと、現行のMcKinleyコアに比べて1.5倍になっており、Intelによれば、実際のパフォーマンスでMcKinleyコアの30~50%程度のパフォーマンス向上となっているという。

 MadisonはすでにOEMメーカーに対してサンプル出荷が開始されており、2003年中には搭載したシステムが登場する予定となっている。なお、2004年にはL3キャッシュを9MBに増やしたMadison 9Mも投入される予定。Madison 9Mは、0.13μmプロセスで、トランジスタ数は5億を超え、クロックは1.5GHz以上になる見通しだ。

  Itanium Itanium 2
コードネーム Merced McKinley Madison Madison 9M
導入時期(予定含む) 2001年 2002年 2003年 2004年
製造プロセス 0.18μm 0.13μm
トランジスタ数 2,500万 2億2,100万 4億1,000万 5億以上
オンダイL3キャッシュ 0 3/1.5MB 6/4/3MB 最大9MB
クロック周波数 800MHz 1GHz 1.5GHz 1.5GHz以上
電圧 1.6V 1.5V 1.3V
消費電力 130W
【Itaniumプロセッサの進化】(出展:Intel)


●1つのダイで2コアプロセッサとなるMontecitoの詳細が若干アップデート

 またIntelは、2005年に投入する予定のMontecito(開発コード:モンテシート)の詳細を明らかにした。すでにMontecitoが1ダイに2コアを搭載したCMP(Chip Multi Processor)構成になることは明らかにされていたが、それについて若干のアップデートが行なわれた。

 Montecitoには1つのダイに2つのコアが内蔵されており、それぞれにL3キャッシュを持つという構成になっている。各コアに内蔵されているL3キャッシュの容量はMadisonに比べて最低でも2倍になり、各プロセッサコアはArbiterと呼ばれるコントローラで1つのバスインターフェイスにまとめられ、システムバスに接続されることになる。

 Arbiterが入ることで、若干メモリレイテンシが増大することが予想されるが、複数のコアが交互にメモリにアクセスすることでメモリレイテンシが隠蔽されるため、その分を取り返すことができる可能性が高い。

 なお、Montecitoでも、McKinley、Madisonと同じソケット、パッケージが利用され、同じプラットフォームで利用することが可能になるという。

Montecitoでは2つのプロセッサコアが1つのダイとなる

□ISSCCのホームページ(英文)
http://www.isscc.org/isscc/
□関連記事
【2002年2月5日】【ISSCC】半導体の未来を占うISSCC開幕
http://pc.watch.impress.co.jp/docs/2002/0205/isscc.htm

(2003年2月10日)

[Reported by 笠原一輝@ユービック・コンピューティング]


【PC Watchホームページ】


PC Watch編集部 pc-watch-info@impress.co.jp 個別にご回答することはいたしかねます。

Copyright (c) 2003 Impress Corporation All rights reserved.