|
|
WinHEC 2002レポート 2AMD、ThoroughbredコアのモバイルAthlon XP発表
|
 |
| AMD モバイルAthlon XP |
今回明らかになったのは、Thoroughbredを利用したモバイルAthlon XPで、Palominoの時と同じようにデスクトップPCに先がけてモバイル向けが先に発表されたことになる。モデルナンバーは1700+(1.47GHz)、1600+(1.4GHz)、1500+(1.3GHz)、1400+(1.2GHz)で、1700+ではシステムバスが266MHz、それ以外のクロックに関しては266/200MHzとなっている。
今回リリースされたバージョンは、従来と同じSocket A版で、Thin & Light向けにμPGAソケット版にリファインされたバージョンではない。AMDの広報担当者によれば、μPGAのバージョンは今年中に出荷ということになるそうで、具体的なスケジュールはいまのところ見えていないようだ。
なお、千個ロット時のOEM価格は、それぞれ1700+が489ドル、1600+が380ドル、1500+が250ドル、1400+が190ドルとなっている。
(編集部注:4月17日付けで日本法人からもリリースが発表された。国内における1400+の千個ロット時のOEM価格は25,650円)
従来のモバイルAthlon 4に採用されていたPalominoコアと今回のモバイルAthlon XPに採用されているThoroughbredコアの最も大きな違いは、プロセスルールが0.18μmから0.13μmにシュリンクされたこと。駆動電圧はAthlon 4が1.2～1.45Vの間であったのに対して、モバイルAthlon XPでは1.05～1.45Vの間となっており、PowerNow!テクノロジを有効にさせ、最も低いクロック時における電圧が下がっている。電圧を下げることは二乗で消費電力を下げることにつながるため、従来のAthlon 4に較べて同じモデルナンバーであっても平均消費電力が下がっていることになる。
なお、モバイルAthlon XPが搭載された製品は、シャープ、エプソンダイレクトなどからリリースされる予定で、既に本日シャープから「PC-GP1-C7H/C7M」として発表されている。
□AMDのニュースリリース(英文)
http://www.amd.com/us-en/Corporate/VirtualPressRoom/0,,51_104_543~19458,00.html
□AMDのニュースリリース(和文)
http://www3pub.amd.com/japan/news/prodpr/nr22077.html
□シャープのニュースリリース
http://www.sharp.co.jp/corporate/news/020417.html
●BartonはThoroughbredの512KB L2キャッシュ版
AMDのCPUコアロードマップに関しても若干の変更が行なわれた。それが、BartonがThoroughbredの512KB版になるという位置付けの変更だ。もともとThoroughbredはPalominoのオプティカルシュリンク版という位置付けだったため、L2キャッシュは256KBのままだった。このため、パフォーマンス面での変更はなく、同クロックであればPalominoとThoroughbredのパフォーマンスはほとんど変わらないことになる。これに対しライバルのPentium 4は、0.13μm化したときにL2キャッシュを512KBに増量しており、大きなパフォーマンスアップを果たしている。
そこで、AMDではBartonのL2キャッシュを512KBに増やすことを決断した。従来のBartonは、プロセスルールを単なる0.13μm版から、SOIとよばれる酸化膜でトランジスタを絶縁することにより、トランジスタのパフォーマンスを向上させたSOI版0.13μmプロセスに変更したものだった。これが見なおされ、SOIの0.13μmプロセスはHammerにだけ使われ、BartonはThoroughbred+512KBL2キャッシュとなる。
| 製品発表時期 | プロセスルール | L2キャッシュ | |
| K7 | '99年第3四半期 | 0.25μm | オフダイ |
| K75 | '99年第4四半期 | 0.18μm | オフダイ |
| Thunderbird | 2000年第2四半期 | 0.18μm | 256KB |
| Palomino | 2001年第4四半期 | 0.18μm | 256KB(HWプリフェッチ) |
| Thoroughbred | 2002年前半? | 0.13μm | 256KB(HWプリフェッチ) |
| Barton | 2002年後半? | 0.13μm | 512KB(HWプリフェッチ) |
ただ、このBarton-512Kとでも言うべき512KB版のBartonが用意されたことにより、性能面ではBartonが本命になったと言える。自作PCユーザーにとっては、次にCPUを変えるタイミングがBartonのリリース時期になったとは言うことができるだろう。Bartonは今年の後半に市場に投入されることになる。
□AMD プロセッサコアのロードマップ(英文)
http://www.amd.com/us-en/Corporate/VirtualPressRoom/0,,51_104_608,00.html
●AMDは次世代HyperTransportの規格を策定中
AMDは同社のチップ間バス技術のHyperTransport Technology(以下HyperTransport)の次世代版を計画していることを明らかにした。AMD コンピュテーションプロダクトグループ テクニカルエバンジェリズムマネージャのトム・ローグ氏によれば「近い段階で現行のHyperTransportの規格内でピンあたりの帯域幅を2GB/secに上げる。さらに、次世代の規格では新しい電気信号の技術を採用し多値伝送技術を使うことで、ピンあたり4～6Gbit/secの帯域幅を実現する」とのことで、現行のHyperTransportの伝送速度を上げ、さらに第2段階としてピンあたりの帯域を現行の倍以上とする次世代規格を導入するという、2段階でピンあたりの帯域幅を上げていく方向性を明らかにした。現在のHyperTransportではピンあたりの帯域幅が1.6Gbit/sec(つまり200MB/sec)となっており、例えばHammerのシステムバスに利用されている16bit(双方向)のHyperTransportでは200MB×16×2=6.4GB/secとなり、6.4GBの帯域幅がサポートされる。これが2Gbit/sec(=250MB)となれば、250MB×16×2=8GBとなり、帯域幅が一挙に向上することになる。これは、現在のHyperTransportの規格(最新版は1.03)を拡張することで行なわれるようで、具体的には物理層(PHY)を改良することで実現される。
さらに、次世代のHyperTransportでは、既に述べたように新しい電気信号を採用し多値伝送技術を利用することにより、ピンあたりの帯域幅を高める。詳細は明らかになっていないが、DDRやQDRのように1クロックで複数のデータを送れるようにすることで、より高い帯域幅をサポートするようにする。さらに、HyperTransportを推進するHyperTransport Consortiumの会員企業から、さらにバス幅をひろげて64bit(現在の仕様では最大32bit)やバーチャルチャネルなどの仕様も提案されており、それを盛りこんで、「今年の終わりまでに規格を策定したい」(ロガー氏)意向であるという。
これにより、HyperTransportに関しても、まだまだ帯域幅を上げていくことが可能になり、Hammerのライフサイクルの間は十分現役のバスとして利用できる可能性が高くなったと言えるだろう。
□WinHEC 2002のホームページ(英文)
http://www.microsoft.com/winhec/
□関連記事
【4月17日】シャープ、モバイルAthlon XP 1400+搭載のA4オールインワンノート
http://pc.watch.impress.co.jp/docs/2002/0417/sharp.htm
(2002年4月17日)
[Reported by 笠原一輝@ユービック・コンピューティング]