第1回半導体デバイスの放射線照射効果研究会レポート
(22/24)
前の画像
この写真の記事へ
次の画像
SRAMメモリセルアレイのレイアウトとソフトエラーの発生箇所(シミュレーション)
前の画像
この写真の記事へ
次の画像
関連記事
【2011年8月4日】【NSREC 2011レポート】放射線に対する半導体チップの強さを評価する
http://pc.watch.impress.co.jp/docs/news/event/20110804_464984.html
【2011年7月29日】【NSREC 2011レポート】プロセッサやロジックなどを放射線に強くする
http://pc.watch.impress.co.jp/docs/news/event/20110729_463761.html
【2011年5月5日】【IRPS 2011レポート】中性子線がボードのCPUやメモリなどを誤動作させる仕組み
http://pc.watch.impress.co.jp/docs/news/event/20110505_443999.html
【2010年5月7日】【IRPS 2010レポート】Intelなどが大規模ロジックのソフトエラー対策を公表
http://pc.watch.impress.co.jp/docs/news/event/20100507_365746.html
【2009年5月1日】【IRPS 2009レポート】ソフトエラー編
～ソフトエラー対策が常識となる最先端チップ開発
http://pc.watch.impress.co.jp/docs/news/event/20090501_167937.html
