Samsung Electronicsが試作した512Mbit相変化メモリのチップ写真。チップ面積は91.5平方mmである。製造技術は90nmのCMOS、3層金属配線。メモリセルの面積は0.0467平方μm

Samsung Electronicsが試作した512Mbit相変化メモリのチップ写真。チップ面積は91.5平方mmである。製造技術は90nmのCMOS、3層金属配線。メモリセルの面積は0.0467平方μm