前の画像
次の画像
記事へ
ゲートピッチまたはCPPが48nmのNanosheet。ゲート長は12nm、Nanosheetのスタックの間は5nm
連載後藤弘茂のWeekly海外ニュース
ムーアの法則を維持するIntelの10nmと7nmプロセスの戦略
2016年10月21日
Samsung、EUVリソグラフィ採用の7nm FinFET技術を公表
2017年6月8日
Intel、米アリゾナ州に7nmプロセス量産を目指す半導体工場を70億ドルで建設
2017年2月9日
連載福田昭のセミコン業界最前線
次世代モバイルを実現する7nmのSRAM技術をTSMCとSamsungが公表
2017年2月16日
Samsung、FinFETからGAA FETへの移行を3nm世代へ後ろ倒し
2018年5月24日
TSMC、EUVを用いた5nmプロセスの設計基盤を提供開始
2019年4月8日
福田昭のセミコン業界最前線
2018年も半導体はおもしろい(後編)
2018年2月13日
IBM、世界初となる2nmプロセス。爪サイズに500億トランジスタ、バッテリ寿命4倍
2021年5月7日
