東芝、1.33Tbit/ダイの超大容量3D NANDと超高速3D NANDを披露

東芝メモリによる基調講演のタイトルスライド

　フラッシュメモリに関する世界最大のイベント(講演会兼展示会)「Flash Memory Summit(FMS)」が今年(2018年)もはじまった。会場は米国カリフォルニア州サンタクララのサンタクララコンベンションセンター、会期は8月7日～9日の3日間である。

　初日である7日の基調講演セッションには、3D NANDフラッシュの大手ベンダーによる講演が集中した。そのなかで最初に講演した東芝メモリは、ワード線の積層数で96層の第4世代 3D NAND技術(「BiCS4」と呼称)と4bit/セルの多値記憶技術(QLC技術)の組み合わせによる、シリコンダイ当たりの記憶容量が1.33Tbitと過去最大のフラッシュメモリを披露した。

ワード線の積層数で96層の第4世代 3D NAND技術(「BiCS4」と呼称)を開発したことをアピールした。東芝メモリによる基調講演のスライドを撮影したもの

　シリコンダイの寸法や動作速度などの諸元は不明である。講演では、1,500回のデータ書き換えサイクルを繰り返しても、4bit、すなわち16段階のしきい電圧の書き込みに関して目立った劣化が見られないという測定データを示していた。商業生産の開始時期は、来年(2019年)の早い時期だと述べた。またストレージ製品の例としては、「U.2」フォームファクタでは記憶容量が85TB、「M.2 22110」フォームファクタでは記憶容量が20TBと大きなSSDを実現できることをアピールした。

96層の3D NAND技術とQLC技術を組み合わせたメモリセルのデータ書き換えサイクル特性。グラフはしきい電圧の分布(ヒストグラム)。1,500回のデータ書き換えサイクルを繰り返しても、しきい電圧の分布がほぼ変わっていない。すなわち、劣化がほとんどないことを意味する。東芝メモリによる基調講演のスライドを撮影したもの

　併設の展示会でも東芝は、96層とQLCを組み合わせた3D NANDフラッシュ技術を盛んにプロモーションしていた。1個のBGAパッケージに16枚のシリコンダイを封止した2.66TBの超小型大容量NANDフラッシュメモリを製品化可能だとする。

96層の3D NAND技術とQLC技術を組み合わせたフラッシュメモリの説明パネル。1枚のシリコンダイに1.33Tbit、1個のBGAパッケージに2.66TBを格納できると説明していた。BGAパッケージの大きさは14×18mm、端子数は152ピンである。展示会場の東芝ブースで撮影した

96層の3D NAND技術で製造したメモリセルアレイ(右)とメモリセル(左)の模型。超高層タワーマンションのようである。展示会場の東芝ブースで撮影した

高速3D NANDフラッシュ技術「XL-FLASH」を開発

　基調講演ではさらに、96層の3D NANDフラッシュ技術「BiCS4」をベースにしたフラッシュメモリとストレージの製品展開を説明した。その目玉が、東芝が「XL-FLASH(エックスエルフラッシュ)」と呼ぶ高速フラッシュ技術である。

96層の3D NANDフラッシュ技術「BiCS4」をベースにしたフラッシュメモリとストレージの製品展開。TLC(3bit/セル)技術のフラッシュメモリが主力製品である。クライアント用SSDやエンタープライズ用SSD、モバイル用UFSへと展開する。QLC技術のフラッシュはエンタープライズ向けの超大容量ストレージに向ける。さらに、「XL-FLASH」と呼ぶ高速フラッシュ技術をエンタープライズ向けに用意する。東芝メモリによる基調講演のスライドを撮影したもの

　「XL-FLASH」を一言でまとめると、「SLC(1bit/セル)技術のメモリセルを使った3D NANDフラッシュ」となる。3D NANDフラッシュでは同じ構造のメモリセルに対し、基本的にはQLC方式、TLC(3bit/セル)方式、MLC(2bit/セル)方式、SLC(1bit/セル)のどの方式でデータを読み書きしてもかまわない。もちろんフラッシュメモリの周辺回路とメモリコントローラが対応している必要はあるものの、メモリセル当たりの記憶ビット数は自由に選べる。

　そして現在普及しているTLC方式に比べると、QLC方式は原理的に読み書きが遅くなり、逆にSLC方式は原理的に読み書きが速くなる。基調講演では、読み出しアクセスの遅延時間(レイテンシ)が「XL-FLASH」ではTLC方式の10分の1と大幅に短くなると述べていた。

高速3D NAND技術「XL-FLASH(エックスエルフラッシュ)」の概要。東芝メモリによる基調講演のスライドを撮影したもの

　「XL-FLASH」技術は、エンタープライズ向けストレージでQLC方式の3D NANDフラッシュと組み合わせる。QLC方式のNANDフラッシュが記憶容量を稼ぎ、「XL-FLASH」のNANDフラッシュが動作速度を稼ぐ。基調講演では、DRAMキャッシュとHDDの組み合わせによるストレージを対象に、性能を比較してみせた。

　具体的には同じストレージ容量と、同じトータルコストで両者を構成し、アクセスの平均的な遅延時間(レイテンシ)をシミュレーションした。また比較のために、すべてをTLC方式の3D NANDフラッシュで構成したストレージの遅延時間も計算した。

　すると、平均の遅延時間は、DRAMとHDDの組み合わせに比べ、オールTLC方式の遅延時間は約10分の1と短くなった。「XL-FLASH」とQLC方式の組み合わせではオールTLC方式と比べても、アクセスの局所性が高い場合には、平均の遅延時間が約半分に短くなるとする。

「XL-FLASH」技術とQLC方式フラッシュを組み合わせたストレージと、DRAMキャッシュとHDDを組み合わせたストレージ。東芝メモリによる基調講演のスライドを撮影したもの

「XL-FLASH」技術とQLC方式フラッシュを組み合わせたストレージ、オールTLC方式フラッシュのストレージ、DRAMキャッシュとHDDを組み合わせたストレージで平均遅延時間を比較。縦軸は遅延時間(対数目盛りであることに注意)、横軸はアクセスの局所性(左が強く、右が弱い)。東芝メモリによる基調講演のスライドを撮影したもの

　QLC方式の3D NANDフラッシュは記憶密度はTLC方式に比べて高まるものの、データ読み書きの性能では明らかに、TLC方式に劣る。ややうがった見方なのだが、QLC方式の性能の低さを補うために、SLC方式の3D NANDフラッシュをキャッシュにしているようにも見える。今後はQLC方式の3D NANDフラッシュとSLC方式の3D NANDフラッシュを組み合わせる手法が、広がっていくのかもしれない。